整理番号 9701894

発送番号 097238

発送日 平成14年 4月 2日

拒絕理由通知書

特許出願の番号

平成 9年 特許願 第181132号

起案日

平成14年 3月25日

特許庁審查官

田代 吉成

9448 4R00

1/3

特許出願人代理人

伊東 忠彦 様

適用条文

第29条第2項、第37条

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理由

- 1) この出願は、下記の点で特許法第37条に規定する要件を満たしていない。
- 2) この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

理由1)

請求項1乃至30

備考

請求項1乃至16に記載の発明と請求項17乃至30に記載の発明とは、「インターポーザ」という構成を備えるか否かの点で発明の主要部が互いに異なっており、かつ、発明が解決しようとする課題についても、本願の発明の詳細な説明の記載(段落【0125】)からみて、インターポーザとしてTABテープを用いることにより半導体装置の構成部品として安価に供給するという課題を備えるか否かの点で互いに異なるものであるから、両者は、特許法第37条各号において規定する関係に該当するものとは認められない。

理由2)

請求項1乃至7、9乃至10、13

引用文献1

備考

提出期限

図1乃至図3及びその関連箇所。

引用文献1に記載の発明において、電極板を加工するに当たり、単に塑性加工 を採用することは、周知技術の単なる適用に過ぎないものと認められる。

請求項8

引用文献1及び引用文献2

備考

引用文献1に記載の発明において、放熱部材を採用することは、周知技術(その根拠については、例えば、引用文献2等を参照のこと。)の単なる適用に過ぎないものと認められる。

請求項11

引用文献1及び引用文献2

備考

引用文献1に記載の発明において、フリップチップ接合法を採用することは、 周知技術(その根拠については、例えば、引用文献2等を参照のこと。)の単な る適用に過ぎないものと認められる。

請求項12

引用文献1、引用文献2及び引用文献3

備考

チップ搭載工程を実施する前に、半導体素子を放熱部材上に位置決めして取り付ける工程を採用することは、引用文献3の記載(図2及びその関連箇所)に基づき当業者であれば適宜になし得るものと認められる。

請求項14

引用文献1及び引用文献2

備考

引用文献1に記載の発明において、ソケットを採用することは、慣用技術の単なる適用に過ぎない。

請求項15

引用文献1、引用文献2及び引用文献4

備考

突出端子としてバンプを採用することは、引用文献4の記載(図1乃至図5及びその関連箇所)に基づき当業者であれば適宜になし得るものと認められる。

この出願は特許法第37条の規定に違反しているので、請求項1乃至16以外 の請求項に係る発明については同法第37条以外の要件についての審査を行って

	_	_		
, j.				*
			32	
				ji.

いない。

引用文献等一覧

- 1. 特開平9-45818号公報
- 2. 特開平9-17827号公報
- 3. 特開平8-97315号公報
- 4. 特開平8-97312号公報

先行技術文献調査の記録

・調査した分野 IPC第7版 H01L23/28

この先行技術文献調査の記録は、拒絶理由を構成するものではない。

問い合わせ先

特許審査第三部 (電子素材加工)

TEL 03 (3581) 1101 x. 3470

FAX 03 (3580) 6905

• .

A. 発明の載する分野の分類(国際神許分類(IPC)) Int.Cl* H01L21/56,21/60,23/28,B29C43/18 B. 調査を行った分野 副査を行った分野 副査を行った分野に含まれるもの 日本環境用所案公報 19 2 6 - 19 3 6 6 年 日本国空機実用新案公報 19 7 1 - 19 9 7 年 日本国空機実用新案公報 19 9 4 - 19 9 7 年 日本国空機実用新案公報 19 9 4 - 19 9 7 年 日本国空機実用新案公報 19 9 6 - 19 19 9 7 年 日本国空機実用新案公報 19 9 6 - 19 9 7 年 日本国空機実用新案公報 19 9 6 - 19 9 7 年 日本国空機実用新案公報 19 9 6 - 19 9 7 年 日本国空機実用新案公報 19 9 6 - 19 9 7 年 日本国空機実用が表と登場が 19 9 6 - 19 9 7 年 日本国空機実用が表と登場が 19 9 6 - 19 9 7 年 日本国空機実用が表と登場が 19 9 6 - 19 9 7 年 日本国空機実用が表と登場が 19 9 6 - 19 9 7 年 日本国学機会工作 19 9 7 年 日本国学規制を登場な 19 9 6 - 19 9 7 年 「計画、は他の特別な関係を定して、一般的技術水準を示すもの 12 に 19 2 0 に 2 6 - 2 8 に 30 に 4 1 4 2 に 4 4 4 5 7 6 6 6 6 7 「区」発行を軟ではあるが、国際出版日以後に公表されたもの 2 年 1 年 1 年 1 年 1 年 1 年 1 年 1 年 1 年 1 年	,	国際出願番号 PCT/JP97/02405
B. 測査を行った分野 調査を行った分野 調査を行った分野 調査を行った分野(国際特許分類(IPC)) Int.Cl* H01121/56,21/60,23/28,B29C43/00 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国宝用新変公報 1926-1997年 日本国空開業用新変公報 1994-1997年 日本国生婦業別新変公報 1994-1997年 日本国主用新変公報 1994-1997年 日本国主用新変公報 1996-1997年 日本国主用新変公報 1996-1997年 日本国主用新変公報 1996-1997年 A	A. 発明の属する分野の分類(国際特許分類(IPC))
調査を行った最小限資料(国際特許分類(1PC)) Int.Cl* H01121/56,21/60,23/28,B29C43/00 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国別期系公報 1926-1996年 日本国の機実用新家公報 1971-1997年 日本国の機実用新家公報 1994-1997年 日本国党用新業登録会報 1994-1997年 日本国党用新業登録会報 1994-1997年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) C. 関連すると認められる文献 引用文献のカテジリー* 以	Int. Cl ⁶ H01L21/56, 21/60, 2	3/28 , B29C43/18
調査を行った最小限資料(国際特許分類(1PC)) Int.Cl* H01121/56,21/60,23/28,B29C43/00 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国別期系公報 1926-1996年 日本国の機実用新家公報 1971-1997年 日本国の機実用新家公報 1994-1997年 日本国党用新業登録会報 1994-1997年 日本国党用新業登録会報 1994-1997年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) C. 関連すると認められる文献 引用文献のカテジリー* 以	B. 調査を行った分野	
最小硬資料以外の資料で調査を行った分野に含まれるもの 日本国采用新業公報 1994-1997年 日本国登録見期新公報 1994-1997年 日本国登録見期新公報 1994-1997年 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)	調査を行った最小限資料(国際特許分類(IPC))	· · · · · · · · · · · · · · · · · · ·
日本国金原共和家公報 1971-1997年 日本国生産業用新家公報 1994-1997年 日本国生産業用新家公報 1994-1997年 日本国生産業用新家登録公報 1996-1997年 国際調査で使用した電子データベース (データベースの名称、調査に使用した用節) C. 関連すると認められる文献 引用文献のカテゴリー*	Int.Cl ⁶ H01121/56, 21/60, 2	3/28 , B29C43/00
	日本国)
	国際調査で使用した電子データベース(データベースの名	新 细木// 佐田 / - 田 / -
カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 関連する 請求の範囲の番号 請求の範囲の番号 請求の範囲の番号	C. 関連すると認められる文献	一切、神道に使用した用語)
X		関連する
Y		るとさは、その関連する箇所の表示 請求の範囲の番号
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」先行文献ではあるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用するものではなる、発明の原理又は理論の理解のために引用するものでは、発明の原理又は理論の理解のために引用するものでは、発明の原理又は理論の理解のために引用するものでは、発明の原理又は理論の理解のために引用するものでは、発明の原理又は理論の理解のために引用するものが表して、当該文献のみで発明の新規性又は進歩性がないと考えられるものがに関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの「&」同一パテントファミリー文献 国際調査を完了した日 08.10.97 国際調査機関の名称及びあて先日本国特許庁(ISA/JP) 「A」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの「をに関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの「をはからと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「をはからないと考えられるもの「ないと考えられるものではなく、発明の原理文は理論を表えられるもの「をはからないと考えられるものではなく、発明の原理文は理論を表えられるもの「をはからないと考えられるものではなく、発明の原理文は理論を表えられるもの「ないと表えられるもの「ないと表えられるものではなく、発明の原理文は理論を表えられるもの「ないと表えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと考えられるものでは表えると表えられるものではないと考えられるものではないと考えられるものではないと考えられるものではないと表えられるものではないと表えられる。 「本述を表えられるないと表えるないと表えられるないと表えられるないと表えられるないと表えられるないと表えるないるないと表えるないと表えるないと表えるないとないと表えるないとないと表えるないとないとないるないとないるないとないとないとないるないとないとないるないとないとないとないるないるないとないとないるないとないとないとないとないるないとないるないとないとないとないとないとないとないるないとないとないとないとないるないとないるないとないとないとないるないとないとないとないるないないとないとないとないるないるないるないるないないるないないるないとないるないとないとないるないないるないま	Y	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す もの 「E」先行文献ではあるが、国際出願日以後に公表されたも の 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「P」国際出願日のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 「A」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「A」特に関連のある文献であって、当該文献のみで発明 の新規性では進歩性がないと考えられるもの 「A」特に関連のある文献であって、当該文献のみで発明 の新規性では進歩性がないと考えられるもの 「A」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「を計画を持定して、第1000円では、1000円では	x C欄の続きにも文献が列挙されている。	パテントファミリーに関する別紙を必要
日本国特許庁(ISA/JP) 「世計)」番金目(権限のある職員) 4 E 7516	「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」先行文献ではあるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願国際調査を完了した日 08.10.97	の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献 国際調査報告の発送日
	日本国特許庁(ISA/JP)	Marie de marie

		•
i.		
	,	
		4
·		

INTERNATIONAL SEARCH REPORT

International application No.

C (Contin	nuation). DOCUMENTS CONSIDERED TO BE RELEVANT	PCT/JP97/02405	
Category*			
	Claim; Fig. 3 (Family: none)	nt passages Relevant to claim	o No
X Y	JP, 5-175396, A (Fujitsu Ltd.), July 13, 1993 (13. 07. 93), Claim 1; Fig. 1 (Family: none)	65	
Y	ITD (27.00)	66, 67	
	JP, 6-318609, A (Toshiba Corp.), November 15, 1994 (15. 11. 94), Claim; Fig. 1 (Family: none)	1-3, 6, 9-12, 30, 44, 66, 6	7
Y	JP, 6-29165, A (Nankai Rabah K.K.), February 4, 1994 (04. 02. 94), Claim 1; Figs. 1, 7 (Family: none)	25, 26	/
Y	JP, 54-111281, A (Mitsubishi Electric Cor August 31, 1979 (31. 08. 79), Claim 1; Fig. 2 (Family: none)	sp.), 9, 10, 19	
	<pre>JP, 7-326850, A (Fujitsu Ltd.), December 12, 1995 (12. 12. 95), Claim 4; Par. No. (0024); Fig. 1 (Family:</pre>	none)	
Y D	P, 7-321248, A (NEC Corp.), December 8, 1995 (08. 12. 95), laim 1; Par. No. (0029); Fig. 1 EP, 684642, A2	20, 41, 42	
J.	P, 5-20921, A (Matsushita Electric Indust o., Ltd.), anuary 29, 1993 (29. 01. 93), ar. Nos. (0004), (0005), (0016); Fig. 1 Family: none)	trial 26	
C1 1c	P, 61-253826, A (Hitachi, Ltd.), ovember 9, 1976 (09. 11. 76), aim 1; page 3, upper right column, line wer left column, line 16; Fig. 2	27, 28 7 to	
,	, 5-175396, A (Fujitsu Ltd.), ly 13, 1993 (13. 07. 93), aim 1; Fig. 1 (Family: none)	66, 67	
Y JP Fel	, 1-37854, A (NEC Kyushu Co., Ltd.), bruary 8, 1989 (08. 02. 89), ge 1, left column, last line to right col ne 8; Fig. 2 (Family: none)	66, 67	

						·	
					· ·		
				7		8.	
	÷						
							·
20							
	•		•				
	•						

C (4+1)	国際關查報告	国際出願番号 PCT/JP9	7/02/05
C (続き). 引用文献の	関連すると認められる文献	1	. / 0 2 4 0 5
カテゴリー*	引用 女林 4		
	引用文献名 及び一部の箇所が関連する	5ときは、その関連する簡重の実ニ	関連する
X	115. 0-55970 4 /		請求の範囲の番
Y	JP, 5-55278, A (ソニー株式会社) 3), 段落「0006」,「0009」,「0	5. 3月. 1993 (05. 03. 9 012」および図2(ファミリーなし	18, 43
		, i	1-3, 6, 1
			, 12, 19,
			26-28, 3
			, 57, 66, 67
X	IP 60 100		•
	JP, 60-130129, A (日本電気株式 07.85), 特許請求の範囲および第3図(会社) 11.7月.1985 (11. ファミリーなし)	5 7
X	JP, 5-175396 A 100 1 30 1		
Y	JP, 5-175396, A (富士通株式会社) - 93), 請求項1および図1 (ファミリーなし	13.7月.1993 (13.07	6 5
•	· / · / / / / / / / / / / / / / / / / /	,	
Y	JP, 6-318609 A	,	66,67
	JP,6-318609,A(株式会社東芝) 1 .94),特許請求の範囲および図1(ファミリ	5. 11月. 1994 (15. 11	1-3 6 0
		(-xL)	2, 30, 44
Y	IP. 6-20105		66, 67
	J P, 6 - 2 9 1 6 5, A (南海ラバー株式会社 9 4), 請求項 1, 図 1 および図 7 (ファミリ	:) 4.2月.1994 (04.02 2 一なし)	5, 26
Y	IP. 54-111201		
	J P, 5 4 - 1 1 1 2 8 1, A (三菱電機株式会)8. 7 9),請求項 1 および第 2 図(ファミリ・	社) 31.8月.1979 (31.9	, 10, 19
1		'a C)	, - 0
2	P, 7-326850, A (富士通株式会社) - 95), 請求項4, 段落「0024」および	12.12月.1995 (12.1)1	1
1		9 x (2 / 5 / 9 - 2 ()	1
	P. 7-321249	i	
-	95) ,請求項1, 段落「0029」および図	124. 1995 (08. 1 2 18EP. 684642 42	0, 41, 42
-]	F, 0 = 2 () 9 2 1 A /th ===================================	İ	1
0	P, 5-20921,A(松下電器産業株式会社 1.93),段落「0004」,「0005」, ーなし)	t) 29. 1月. 1993 (29. 26	5
	ーなし)	・	
Y J	P, 61-253826 A (##:-*-		
	P, 61-253826, A (株式会社日立製作 1. 76), 請求項1, 第3頁右上欄7行-同頁 リーなし)	所) 9. 11月. 1976 (09 27	, 28
	ノーなし)	在「個」り行および第2図(ファ	
У ју	P, 5-175396. A (***********************************		
. 9	?, 5-175396,A(富士通株式会社)1)3),請求項1および図1(ファミリーなし)	3. 7月. 1993 (13. 07 66	, 67
1	· · · · /	· · · · · · · · · · · · · · · · · · ·	
2.	,1-37854,A(九州日本電気株式会社) 89),第1頁左欄末行-同頁右欄8行および8	8. 2月. 1989 (08 0 50	0.5
	89) , 第1頁左欄末行一同頁右欄8行および第	第2図(ファミリーなし)	6 7
		1	
			1
		-	

		* •		. 1
			,	
· ·				
			4	
•				
+				
	-			
	9	£1		
**				
		ų.		
		<u>*</u>		
				49
	•			
20			Ÿ.	
•				
1				

INTERNATIONAL SEARCH REPORT

	INTERNATIONAL SEARCH	REPORT		
		OKI	International a	pplication No.
			1	
A. C	LASSIFICATION OF SUBJECT MATTER		L PCT)	/JP97/02405
In	t. Clb H01L21/56, 21/60	. 23/20 - 520-1-	110	
Accordin	ng to International Patent Classification (IPC) o		18	
Minimum	documentation searched (classification system fol			
Int	t. C1 ⁶ H01L21/56 21/60	llowed by classification symbols))	
	t. C1 ⁶ H01L21/56, 21/60,	23/28, B29C43/	00	
Document	ation searched other than minimum documentation suyo Shinan Koho ai Jitsuyo Shinan Koho	a to the	 	
Kok	suyo Shinan Koho ai Jitsuyo Shinan Koho oku Jitsuyo Shinan Koho	1926 - 1996 1971 - 1997	its are included in a	he fields searched
101	UNU DIESHVO Shinam Wil	17/1 - 199/	Vah - "1"	Purnan Torok
Electronic :	data base consulted during the international search	(name of data base and where		
		sase and, where p	racticable, search	terms used)
	•			
C. DOCU	JMENTS CONSIDERED TO BE RELEVA			•
	C	NŢ		
Category*	Citation of document, with indication, w	here appropriate, of the relevan	at page	
X	19 - 1 U = 1 3 1 4 A / / / 1 M = 1		hazzades	Relevant to claim No
i	May 31, 1994 (31. 05. 94),	rp.),	18, 25, 43
	Claim 1; Par. No. (0012) (Family: none)	; Figs. 1, 4		
Y	· · · · · · · · · · · · · · · · · · ·	· · · ·		
				1-3, 6, 9-1
1				19, 20, 26-2
				30, 41, 42.
1				44, 57, 66, 67
X	JP, 5-55278, A (Sony Corp))		
				18, 43
) -	Par. Nos. (0006), (0009), (Family: none)	(0012); Fig. 2		
Y	· · · · · · · · · · · · · · · · · · ·	- ,		4
			. :	1-3, 6, 11,
1			-	¹² , 19, 26-28
				³⁰ , 57, 66,
х ј	P, 60-130129, A (NEC Corp	- 1		57
J	uly 11, 1985 (11. 07. 85)	P.),		5 <i>†</i>
				
	ocuments are listed in the continuation of Box (C. See patent famil	V annev	
document de	gories of cited documents:	"T" later document mubility		
to be of part	efining the general state of the art which is not consider cicular relevance	ed date and not in conflict	ed after the internation with the application	nal filing date or priority but cited to understand
document w	ment but published on or after the international filing da	te "X" document of pagioula-		
cited to esta	thich may throw doubts on priority claim(s) or which iblish the publication date of another citation or other (as specified)	is considered novel or car step when the documen	nnot be considered	ned invention cannot be
document re	eferring to an oral disclosure, use, exhibition or other	"Y" document of postioutes		i
means document mi	blished prior to the	combined with one or		ed invention cannot be when the document is
	blished prior to the international filing date but later tha ate claimed	n being obvious to a perso	a skilled in the art	ents, such combination
the priority d		"&" document member of the	e same patent family	, 1
	completion of the international			
of the actua	completion of the international search	Date of mailing of the intern	national search res	port
of the actua	r 8, 1997 (08. 10. 97)	Date of mailing of the intern	national search rep	10 07)
of the actua	completion of the international search r 8, 1997 (08. 10. 97)	Date of mailing of the intern October 21, Authorized officer	national search rep 1997 (21.	10. 97)

			•
	7		
		, and the second	
		÷	
·			•
t.		•	

明細書

半導体装置の製造方法及び半導体装置製造用金型 及び半導体装置及びその実装方法

5

技術分野

本発明は半導体装置の製造方法及び半導体装置製造用金型及び半 導体装置に係り、特にチップサイズパッケージ構造を有した半導体 装置の製造方法及び半導体装置製造用金型及び半導体装置に関する。

10

近年、電子機器及び装置の小型化の要求に伴い、半導体装置の小型化, 高密度化が図られている。このため、半導体装置の形状を半導体素子(チップ)に極力近づけることにより小型化を図った、いわゆるチップサイズパッケージ構造の半導体装置が提案されている。

15

また、高密度化により多ピン化し、かつ半導体装置が小型化すると、外部接続端子のピッチが狭くなる。このため、省スペースに比較的多数の外部接続端子を形成しうる構造として、外部接続端子として突起電極(バンプ)を用いることが行われている。

背景技術

20

図1(A)は、従来のベアチップ(フリップチップ)実装に用いられる半導体装置の一例を示している。同図に示す半導体装置1は、大略すると半導体素子2(半導体チップ),及び多数の突起電極4(バンプ)等とにより構成されている。

25

半導体素子2の下面には外部接続端子となる突起電極4が、例えばマトリックス状に多数形成されている。この突起電極4は半田等の柔らかい金属により形成されたものであるため傷が付きやすく、ハンドリングやテストを実施するのが難しいものである。同様に、半導体素子2もベアチップ状態であるため傷が付きやすく、よって突起電極4と同様にハンドリングや試験を実施するのが難しい。

PCT/JP97/02405 WO 98/02919

5

10

20

25

また、上記した半導体装置1を実装基板5 (例えば、プリント配 線基板)に実装するには、図1(B)に示されるように、先ず半導 体装置1に形成されている突起電極4を実装基板5に形成されてい る電極5aに接合する。続いて、図1(C)に示されるように、半 導体素子2と実装基板5との間に、いわゆるアンダーフィルレジン 6 (梨地で示す)を装塡する。

このアンダーフィルレジン6は、比較的流動性を有する樹脂を半 導体素子2と実装基板5との間に形成された間隙7(突起電極4の 高さと略等しい)に充塡することにより形成される。

このようにして形成されるアンダーフィルレジン 6 は、半導体素 子2と実装基板5との熱膨張差に基づき発生する応力及び実装時の 熱により開放された時に発生する半導体素子2の電極と突起電極4 との接合部に印加される応力により、突起電極4と実装基板5の電 極5 a との接合部位の破壊、若しくは突起電極4 と半導体素子2の 電極との接合部位の破壊を防止するために設けられるものである。 15

上記したようにアンダーフィルレジン6は、突起電極4と実装基 板5との破壊(特に、電極と突起電極4との間における破壊)を防 止する面から有効である。 しかるに、このアンダーフィルレジン 6は、半導体素子2と実装基板5との間に形成された狭い間隙7に 充塡する必要があるため充塡作業が面倒であり、また間隙7の全体 に均一にアンダーフィルレジン6を配設するのが困難である。この ため、半導体装置の製造効率が低下したり、またアンダーフィルレ ジン6を形成したにも拘わらず突起電極4と電極5aとの接合部、 若しくは突起電極4と半導体素子2の電極との接合部における破壊 が発生し、実装における信頼性が低下してしまうという問題点が あった。

また、上記した半導体装置1は、半導体素子2が外部に露出した 状態で実装基板 5 に配設されるため強度的に弱く、よって信頼性が 低下してしまうという問題点があった。

更に、突起電極 4 は半導体素子 2 の下面に形成された電極パッドに直接形成された構成であったため、電極パッドのレイアウトがそのまま突起電極 4 の端子レイアウトとなってしまう。即ち、上記した半導体装置 1 では、その内部において配線の引回しができないため、外部接続端子となる突起電極 4 のレイアウトの自由度が低いという問題点があった。

本発明は上記の点に鑑みてなされたものであり、半導体装置の製造効率及び信頼性の向上を図りうる半導体装置の製造方法及び半導体装置製造用金型及び半導体装置を提供することを目的とする。

10 また、本発明は、半導体装置の端子レイアウトの自由度を高める と共に信頼性の向上を図りうる半導体装置及びその製造方法及びそ の実装構造を提供することを目的とする。

発明の開示

5

20

25

15 上記の課題は、下記の手段を講じることにより解決することができる。

本発明に係る半導体装置の製造方法では、突起電極が配設された 複数の半導体素子が形成された基板を金型内に装着し、続いて前記 突起電極の配設位置に封止樹脂を供給して前記突起電極及び前記基 板を前記封止樹脂で封止し樹脂層を形成する樹脂封止工程と、前記 突起電極の少なくとも先端部を前記樹脂層より露出させる突起電極 露出工程と、前記基板を前記樹脂層と共に切断して個々の半導体素 子に分離する分離工程とを具備することを特徴とするものである。

この構成によれば、樹脂封止工程を実施することにより、デリケートであるためハンドリング、テストが難しい突起電極は樹脂層により封止された状態となる。この樹脂層は、表面保護及び半導体素子の電極と突起電極との接合部において発生する応力を緩和する機能を奏する。続く突起電極露出工程では、突起電極の少なくとも先端部を樹脂層より露出させる処理が行なわれる。よって、突起電

5

10

15

20

25

極露出工程が終了した状態において、突起電極は外部の回路基板等と電気的に接続可能な状態となる。続いて実施される分離工程では、樹脂層が形成された基板を樹脂層と共に切断して個々の半導体素子に分離する。これにより、個々の半導体装置が完成する。従って、樹脂層は樹脂封止工程において形成されるため、半導体装置を実装する際にアンダーフィルレジンを充塡処理する必要はなくなり、これにより実装処理を容易とすることができる。また、樹脂層となる封止樹脂は、半導体装置と実装基板との間の狭所ではなく、基板の突起電極の配設面に供給され金型によりモールド成形されるため、突起電極の配設面の全面に確実に樹脂層を形成することができる。よって、樹脂層は全ての突起電極に対し保護機能を奏するため、加熱時において突起電極と実装基板の電極との接合部、及び突起電極と半導体素子の電極との接合部における破壊を確実に防止でき、信頼性を向上させることができる。

また、上記構成において、発明では、前記樹脂封止工程で用いられる封止樹脂は、封止処理後における前記樹脂層の高さが前記突起電極の高さと略等しい高さとなる量に計量されているようにすることもできる。この構成によれば、封止樹脂を封止処理後における樹脂層の高さが突起電極の高さと略等しい高さとなる量に計量することにより、樹脂封止工程において金型から余剰樹脂が流出したり、逆に封止樹脂が少なく突起電極を確実に封止できなくなる不都合を防止することができる。

上記構成の半導体装置の製造方法において、前記樹脂封止工程で、 前記突起電極と前記金型との間にフィルムを配設し、前記金型が前 記フィルムを介して前記封止樹脂と接触するよう構成することもで きる。この構成によれば、突起電極と金型との間にフィルムを配設 し、金型がフィルムを介して封止樹脂と接するように構成したこと により、樹脂層が金型に直接触れないため離型性を向上することが できると共に、離型剤なしの密着性の高い高信頼性樹脂の使用が可

5

10

15

20

25

能となる。また、樹脂層がフィルムに接着することにより、フィルムをキャリアとして使用することが可能となり、半導体装置の製造自動化に寄与することができる。

上記構成の半導体装置の製造方法において、前記樹脂封止工程で用いられる金型を、昇降可能な上型と、固定された第1の下型半体と、前記第1の下型半体に対して昇降可能な構成とされた第2の下型半体とよりなる下型とにより構成すると共に、樹脂封止工程が、前記突起電極が配設された複数の半導体素子が形成された基板を前記第1及び第2の下型半体が協働して形成するキャビティ内に装着すると共に、前記封止樹脂を前記キャビティ内に配設する基板装着工程と、前記上型を前記第2の下型半体と前記封止樹脂を加圧する方向に移動させることにより前記封止樹脂を形成工程と、だ記突起電極を封止する樹脂層を形成する樹脂層形成工程と、が記機脂層から離間させ、続いて第2の下型半体を第1の下型半体に対して分離する方向に移動し前記上型を前記樹脂層から離間させ、続いて第2の下型半体を第1の下型半体に対して昇降させることにより、前記樹脂層が形成された基板を前記を型から離型させる離型工程とを有するようにすることもできる。

この構成によれば、樹脂層は樹脂層形成工程において金型を用いて加熱,溶融,圧縮形成されるため、樹脂層を基板全体にわたり確実に形成することができる。これにより、基板に形成されている多数の突起電極全でに対し、突起電極を封止する状態に樹脂層を形成することができる。また、金型を構成する下型は、固定された第1の下型半体と、この第1の下型半体に対して昇降可能な構成とされた第2の下型半体とにより構成されているため、第1の下型半体に対し第2の下型半体を移動させることにより、離型機能を持たせることができる。

また、上記構成の半導体装置の製造方法において、前記樹脂封止 工程で用いられる金型に余剰樹脂除去機構を設け、この余剰樹脂除

5

10

15

20

25

去機構により余剰樹脂を除去すると共に前記金型内における封止樹脂の圧力を制御することもできる。金型に余剰樹脂を除去すると共に封止樹脂の圧力を制御する余剰樹脂除去機構を設けたことにより、封止樹脂の計量を容易とすることができると共に、常に適正な樹脂量で突起電極の封止処理を行なうことができる。また、金型内における封止樹脂の圧力を制御することができるため、成形時におる封止樹脂の圧力を均一化することができずイドの発生を防止することができる。

また、上記構成の半導体装置の製造方法において、前記樹脂封止 工程で、封止樹脂としてシート状樹脂を用いるようにすることもで きる。封止樹脂としてシート状樹脂を用いたことにより、確実に基 板全体に樹脂層を形成することができる。また、基板中央に封止樹 脂を配置した場合に要する中央から端部に向け樹脂が流れる時間を 短縮できるため、樹脂封止工程の時間短縮を図ることができる。

また、前記半導体装置の製造方法において、前記封止樹脂を前記 樹脂封止工程の実施前に予め前記フィルムに配設するようにするこ ともできる。これにより、フィルムの装着作業と封止樹脂の装填作 業を一括的に行なうことができるため、作業の効率化を図ることが できる。

また、上記封止樹脂を前記フィルムに複数個離間配設しておき、前記フィルムを移動させることにより、連続的に前記樹脂封止工程を実施するようにすることもできる。これにより樹脂封止工程の自動化を図ることができ、半導体装置の製造効率を向上させることができる。

また、前記樹脂封止工程で前記金型に前記基板を装着する前に補 強板を装着しておくようにすることもできる。これにより、樹脂封 止時に印加される熱や応力により基板が変形することを防止できる と共に基板の持つ固有の反りを矯正するため、製造される半導体装 置の歩留りを向上させることができる。

5

また、上記補強板として放熱性の良好な材料を選定するように構 成することもできる。これにより、補強板を放熱板としても機能さ せることができ、製造される半導体装置の放熱特性を向上させるこ とができる。

また、前記半導体装置の製造方法において、前記突起電極露出工 程で前記樹脂層に覆われた突起電極の少なくとも先端部を前記樹脂 層より露出させるため、レーザ光照射, エキシマレーザ, エッチン グ、機械研磨、及びブラストの内、少なくとも1の手段を用いるこ とができる。樹脂層に覆われた突起電極の先端部を露出させる手段 10 として、レーザ光照射或いはエキシマレーザを用いた場合には、容 易かつ精度よく突起電極の先端部を露出させることができる。また、 エッチング, 機械研磨或いはブラストを用いた場合には、安価に突 起電極の先端部を露出させることができる。

また、前記樹脂封止工程で用いられる前記フィルムの材質として 15 弾性変形可能な材質を選定し、前記金型を用いて前記樹脂層を形成 する際に前記突起電極の先端部を前記フィルムにめり込ませると共 に、前記突起電極露出工程で前記フィルムを前記樹脂層から剝離さ せることにより、前記突起電極の先端部が前記樹脂層より露出させ るようにすることもできる。フィルムの材質として弾性変形可能な 20 材質を選定し、金型を用いて樹脂層を形成する際に突起電極の先端 部をこのフィルムにめり込ませることにより、突起電極の先端部は 樹脂層に封止されない状態とすることができる。従って、単にフィ ルムを樹脂層から剝離するだけの作業で、突起電極の先端部を樹脂 層より露出させることができる。よって、樹脂層の形成後に樹脂層 25 に対し突起電極の先端を露出させるための加工処理を簡単化するこ とができ、突起電極露出工程の簡単化を図ることができる。

また、前記半導体装置の製造方法において、前記樹脂封止工程で 用いられる封止樹脂として、異なる特性を有する複数の封止樹脂を 用いることを特徴とするものである。樹脂封止工程で用いられる封

PCT/JP97/02405

5

10

15

20

25

止樹脂として、異なる特性を有する複数の封止樹脂を用いたことにより、例えば異なる樹脂を積層した場合には、外側に位置する樹脂に硬質樹脂を用いることが可能となる。また、半導体素子の外周位置に硬質樹脂を配設し、この硬質樹脂に囲繞される部分に軟質樹脂を配設することも可能となる。よって、硬質樹脂により半導体素子の保護を図ることができると共に、軟質樹脂により突起電極に印加される応力の緩和を図ることができる。

また、前記樹脂封止工程において、予め前記封止樹脂を前記補強板に配設しておくこともできる。また、請前記補強板に金型に装着した状態において基板に向け延出する枠部を形成することにより凹部を形成し、前記樹脂封止工程の実施時において、前記補強板に形成された凹部を樹脂封止用のキャビティとして用いて前記基板に樹脂層を形成することもできる。このように、樹脂封止工程において予め封止樹脂を補強板に配設しておくことにより、また補強板に形成された凹部をキャビティとして用いることにより、補強板を金型の一部として用いることが可能となり、封止樹脂が直接金型に触れる位置を少なく或いは全く無くすることができるため、従来であれば必要とされた金型に付着した不要樹脂の除去作業が不要となり、樹脂封止工程における作業の簡単化を図ることができる。

また、前記半導体装置の製造方法において、前記樹脂封止工程で前記突起電極が配設された前記基板の表面に第1の樹脂層を形成した後、または同時に、前記基板の背面を覆うように第2の樹脂層を形成することを特徴とするものである。樹脂封止工程で突起電極が配設された基板の表面に第1の樹脂層を形成した後(または同時)に、この基板の背面を覆うように第2の樹脂層を形成したことにより、製造される半導体装置のバランスを良好とすることができる。即ち、半導体素子と封止樹脂は熱膨張率が異なるため、半導体素子の表面(突起電極が形成された面)のみに封止樹脂を配設した構成

5

10

15

20

25

では、半導体素子の上面と背面において熱膨張差が発生し、半導体素子に反りが発生するおそれがある。しかるに、本請求項のよいとはより、半導体素子の表面及び背面を共に封止樹脂で覆うことにより、半導体素子の表面及び背面の状態を均一化することができ、半導体におり、熱印加きる。これにより、熱印加きることができる。これにより、熱印加きおいて半導体装置に反りが発生することを防止することができる。また背面に配設する封止樹脂を選定することも可能といては、突起電極に印加される応力を緩和しうる特性のものを選定することができ、また背面に配設される封止樹脂としては、突起電極に印加される応力を緩和しうる特性のものを選定することができ、また背面に配設される封止樹脂としては、半導体素子に外力が印加された場合にこの外力より半導体素子を保護しうる硬質の材質のものを選定することも可能となる。

また、前記樹脂封止工程で、前記フィルムとして前記突起電極と対向する位置に凸部が形成されたものを用い、前記凸部を前記突起電極に押圧した状態で前記樹脂層を形成することもできる。これにより、凸部が突起電極に押圧されている範囲においては封止樹脂は突起電極に付着しないため、フィルムを除去した時点で突起電極の一部(凸部が押圧されていた部分)は樹脂層から露出する。よって、容易かつ確実に突起電極の一部を樹脂層から露出させることができる。

また、前記突起電極露出工程で前記突起電極の少なくとも先端部を前記樹脂層より露出させた後に、前記突起電極の先端部に外部接続用突起電極を形成する外部接続用突起電極形成工程を実施することもできる。これにより、製造される半導体装置を実装基板に実装する時の実装性を向上させることができる。即ち、突起電極は半導体素子に形成された電極上に形成されるものであるため、必然的にその形状は小さくなる。よって、この小さな突起電極を実装基板に電気的に接続する外部接続端子として用いる構成では、実装基板と

PCT/JP97/02405

WO 98/02919

5

10

15

20

25

突起電極とが確実に接続されないおそれがある。しかるに、外部接続用突起電極は、半導体素子に形成されている突起電極と別体であるため自由に設計することが可能であり、実装基板の構成に適応させることができる。よって、半導体素子に形成されている小さな形状の突起電極の先端部に外部接続用突起電極を形成することにより、半導体装置と実装基板との実装性を向上させることができる。

また、上記外部接続用突起電極形成工程で、前記突起電極と前記外部接続用突起電極を応力緩和機能を有する接合材を用いて接合させることもできる。よって、外部接続用突起電極に外力が印加され応力が発生しても、この応力は外部接続用突起電極と突起電極との間に介在する接合材により応力緩和され、突起電極に伝達されることを防止することができる。これにより、外部応力により半導体素子にダメージが発生することを防止でき、半導体装置の信頼性を向上させることができる。

また、上記半導体装置の製造方法において、前記樹脂封止工程を実施する前に、予め前記基板の前記分離工程で切断される位置に切断位置溝を形成しておき、前記分離工程において、前記封止樹脂が充塡された前記切断位置溝の形成位置で前記基板を切断することもできる。これにより、基板及び封止樹脂にクラックが発生することを防止することができる。即ち、仮に本請求項に係る切断位置溝を形成しない構成を想定すると、分離工程では表面に比較的薄い膜状の樹脂層が形成された基板を切断することとなる。よって、この切断方法では封止樹脂にクラックが発生するおそれがある。また、基板においては、切断位置には大きな応力が印加されるため、この応力により基板にクラックが発生するおそれがある。しかるに、切断位置溝を形成することにより、この切断位置溝には樹脂封止工程において封止樹脂が充塡される。そして分離工程では、この封止樹脂が充塡された切断位置溝において基板及び封止樹脂は切断される。この際、切断位置溝内においては封止樹脂の厚さは大きいため、切

WO 98/02919

5

10

15

20

25

断処理により封止樹脂にクラックが発生することはない。また、封止樹脂は基板に対して硬度が小さく応力を吸収しうる作用があるため、切断処理により発生する応力は封止樹脂に吸収され弱められた状態で基板に印加されるため、基板にクラックが発生することも防止することができる。

離工程で切断される位置を挟んで少なくとも一対の応力緩和溝を間 成しておき、前記分離工程において、前記一対の応力緩和溝の間 で前記基板を切断することもできる。樹脂封止工程を実施する前 に予め基板の分離工程で切断される位置を挟んで少なくとも一対の 応力緩和溝を形成しておき、分離工程において一対の応力緩和 で力緩和溝を形成しておき、分離工程において一対の応力 緩和溝より外側位置(この位置に突起電極、電子回路等が形成される)に影響を及ぼすことを防止することができる。即ち、切断位置 において応力が発生し基板及び樹脂層にクラックが発生したが れている)により、切断位置で発生する応力は吸収される。よって れている)により、切断位置で発生する応力は吸収される。よって れている)により、切断位置で発生する応力が応力緩和溝より外側位置に影響を及び れている)により、切断位置で発生する応力が応力緩和 れている)により、切断位置で発生する応力が応力緩和 ないて定力が応力緩和 ないてにより、切断位置に影響を及び電子回路等が形成されている領域 にとはなく、よって突起電極及び電子回路等が形成されている領域 にクラックが発生することを防止することができる。

また、前記半導体装置の製造方法では、突起電極を有する複数の 半導体素子が形成された基板を切断することにより個々の半導体素 子に分離する第1の分離工程と、分離された前記半導体素子をベース材に整列させて搭載した後、前記搭載された半導体素子を前記封 止樹脂で封止し樹脂層を形成する樹脂封止工程と、前記突起電極の 少なくとも先端部を前記樹脂層より露出させる突起電極露出工程と、 隣接する前記半導体素子の間位置で前記ベース材と共に前記樹脂層 を切断することにより、前記樹脂層が形成された半導体素子を個々 分離する第2の分離工程とを具備することとすることができる。先 WO 98/02919

5

10

15

20

25

ず第1の分離工程において、複数の半導体素子が形成された基板を 切断することにより個々の半導体素子に分離する。また、樹脂封止 工程では、分離された半導体素子をベース材に整列させて搭載する。 この際、異なる種類の半導体素子をベース材に搭載することが可能 である。そして、ベース材に搭載され半導体素子を前記封止樹脂で 封止し樹脂層を形成し、続く突起電極露出工程では、突起電極の少 なくとも先端部を樹脂層より露出させる。そして、第2の分離工程 において、隣接する半導体素子の間位置でベース材と共に樹脂層を 切断する。このように、分離された半導体素子をベース材に搭載し、 樹脂封止を行なった上で再び第2の分離工程で分離することにより、 異なる半導体素子を同一封止樹脂内に配設した半導体装置を製造す ることができる。また、第2の分離工程においては、請求項28と 同様に切断時に発生する応力により基板及び樹脂層にクラックが発 生することを防止することができる。

また、前記半導体装置の製造方法では、外部と接続される外部接続電極が表面に形成された複数の半導体素子が形成された基板を金型内に装着し、続いて前記表面に封止樹脂を供給して前記外部接続電極及び前記基板を前記封止樹脂で封止し樹脂層を形成する樹脂封止工程と、前記外部接続電極が形成された位置で前記基板を前記樹脂層と共に切断して個々の半導体素子に分離する分離工程とを具備するようにすることもできる。樹脂封止工程において、外部接続電極が表面に形成された複数の半導体素子が形成された基板の表面に樹脂層を形成することにより、外部接続電極は樹脂層に覆われた状態となる。そして、続いて実施される分離工程では、外部接続電極が形成された位置で基板を樹脂層と共に切断して個々の半導体素子に分離する。よって、外部接続電極は、分離位置において基板と樹脂層との界面で外部に露出した状態となる。従って、この半導体装置の側部に露出した外部接続電極により半導体装置を実装基板に電気的に接続することが可能となる。また、単に樹脂層が形成された

5

10

15

基板を外部接続電極が形成された位置で切断するのみで端子部を樹脂層から外部に露出させることができ、極めて容易に半導体装置を製造することができる。

また、上記分離工程実施前では、前記外部接続電極が前記基板に 形成された隣接する半導体素子間で共有化されているようにするこ ともできる。これにより、1回の切断処理を行なうことにより隣接 する2個の半導体装置において夫々外部接続電極を外部に露出する ことができる。よって、半導体装置の製造を効率よく行なうことが できる。また、基板に不要部分が発生することを抑制できるため、 基板の効率的な利用を図ることができる。

また、上記半導体装置の製造方法において、少なくとも前記樹脂封止工程の実施後で、かつ前記分離工程を実施する前に、前記樹脂層または前記基板の背面に位置決め溝を形成することもできる。この位置決め溝を形成することにより、例えば製造された半導体装置に対し試験処理を行なう際、この位置決め溝を基準として試験装置に当り、資数の半導体装置を装着することができる。また、分離工程を実施する前に位置決め溝を形成することにより、複数の半導体装置に対して一括的に位置決め溝を形成するができ、位置決め溝の形成効率を向上させることができる。

20 また、上記位置決め溝は、前記樹脂層または前記基板の背面に ハーフスクライブを行なうことにより形成されるようにすることも できる。これにより、分離工程で一般的に使用するスクライビング 技術を用いて位置決め溝を形成できるため、容易かつ精度よく位置 決め溝を形成することができる。

また、上記半導体装置の製造方法において、前記樹脂封止工程で、 前記フィルムとして前記突起電極と干渉しない位置に凸部または凹 部が形成されたものを用い、前記樹脂封止工程の終了後に、前記凸 部または凹部により前記樹脂層上に形成される凹凸を位置決め部と して用いることもできる。これにより、樹脂封止工程において樹脂 WO 98/02919

5

10

15

20

25

層に凸部または凹部が形成される。この樹脂層上に形成される凹凸は、製造される半導体装置の位置決め部として用いることができる。よって、例えば半導体装置に対し試験処理を行なう際に、この凸部または凹部を基準として試験装置に半導体装置を装着することが可能となる。

また、前記半導体装置の製造方法において、前記樹脂封止工程の終了後、位置決めの基準として用いる位置決め用突起電極の形成位置における封止樹脂を加工し、前記位置決め用突起電極と他の突起電極とを識別しうるようにすることもできる。これにより、この位置決め用突起電極を基準として試験装置に半導体装置を装着することが可能となる。また、位置決め用突起電極を識別化するための封止樹脂加工は、例えば突起電極露出工程で用いるエキシマレーザ、エッチング、機械研磨或いはブラスト等を用いることができ、この加工により半導体装置の製造設備が大きく変更されるようなことはない。

本発明に係る半導体装置製造用金型は、昇降可能な上型と、基板の形状に対応しており固定された第1の下型半体と、前記第1の下型半体を囲繞するよう配設されると共に前記第1の下型半体に対して昇降可能な第2の下型半体とよりなる下型とにより構成され、前記上型と下型とが協働して樹脂充塡が行なわれるキャビティを形成する構成としたことを特徴とするものである。金型を構成する下型は、固定された第1の下型半体と、この第1の下型半体に対して昇降可能な構成とされた第2の下型半体とにより構成されているため、第1の下型半体に対し第2の下型半体を移動させることにより、基板を金型から離型する際に離型機能を持たせることができ、よって樹脂層が形成された基板を容易に金型から取り出すことができる。

また、上記半導体装置製造用金型において、樹脂成形時に余剰樹脂の除去処理を同時に行うと共に前記封止樹脂の圧力を制御する余剰樹脂除去機構を設けたこともできる。この余剰樹脂除去機構を設

5

10

15

20

25

けたことにより、封止樹脂の計量を容易とすることができると共に、常に適正な樹脂量で突起電極の封止処理を行なうことができる。また、金型内における封止樹脂の圧力を制御することができるため、成形時におる封止樹脂の圧力を均一化することができボイドの発生を防止することができる。

また、前記第1の下型半体の前記基板が載置される部位に、前記基板を前記第1の下型半体に固定・離型させる固定・離型機構を設けることもできる。固定・離型機構を吸着動作させた時には、基板は第1の下型半体に固定されるため、樹脂封止処理において基板に反り等の変形が発生することを防止することができると共に、基板の持つ固有の反りを矯正することができる。また、固定・離型機構を離型動作させた時には、基板は第1の下型半体から離型方向に付勢されるため、基板の金型からの離型性を向上させることができる。

また、上記固定・離型機構を、前記第1の下型半体の前記基板が 載置される部位に配設された多孔質部材と、前記多孔質部材に対し 気体の吸引処理及び気体の供給処理を行なう吸排気装置とにより構 成することもできる。多孔質部材は吸排気装置から気体が供給され ることにより、基板に向けて気体を噴射する。よって、基板を金型 から離型させる際に多孔質部材から基板に向けて気体を噴射するこ とにより、基板の金型からの離型性を向上させることができる。ま た、吸排気装置が吸引処理を行なうことにより、基板は多孔質部材 に向け吸引される。よって、樹脂封止工程において、基板に反り等 の変形が発生することを防止することができると共に基板の持つ固 有の反りを矯正することができる。更に、多孔質部材は第1の下型 半体の基板が載置される部位に配設されているため、樹脂封止工程 において封止樹脂の充塡処理が行なわれても、多孔質部材は基板に 覆われた状態となっているため、封止樹脂が多孔質部材に侵入する ことはない。また、離型時には基板の背面が直接離型方向に付勢さ れるため、離型性を向上させることができる。

5

10

15

20

25

また、前記キャビティを形成した状態において、前記第1の下型 半体の上部の面積よりも第2の下型半体で囲続される面積が広くな る部分を有する構成とすることもできる。これにより、離型性を向 上できると共に段差部の形状を矩形状としたことにより段差部の形 成を容易に行なうことができる。

また、発明に係る半導体装置は、少なくとも表面上に突起電極が直接形成されてなる半導体素子と、前記半導体素子の表面上に形成されており、前記突起電極の先端部を残し前記突起電極を封止する樹脂層とを具備することを特徴とするものである。先端部を残し突起電極を封止する樹脂層が半導体素子に形成されているため、樹脂層に半導体素子、突起電極、実装基板、及びこれらが接続させる接合部位を保護する機能を持たせることができ、また樹脂層は実装処理前において既に半導体装置に形成されているため、半導体装置を実装する際に従来のようにアンダーフィルレジンを充塡処理する必要はなくなり、これにより実装処理を容易とすることができる。

また、上記半導体装置において、前記半導体素子の前記突起電極が形成される表面に対し反対側となる背面に、放熱部材を配設した構成とすることもできる。半導体素子に放熱部材を配設したことにより、半導体装置の放熱特性を向上させることができると共に半導体装置の強度を向上させることができる。

また、本発明に係る半導体装置は、外部端子と電気的に接続される外部接続電極が表面に形成された半導体素子と、前記外部接続電極を覆うように前記半導体素子の表面に形成された樹脂層とを具備し、前記半導体素子と前記樹脂層との界面において、前記外部接続電極が側方に向け露出した構成としたことを特徴とするものである。これにより、突起電極を形成することなく、外部接続電極を用いて半導体装置を実装することが可能となる。このように、突起電極を形成しないため、半導体装置の構成を簡単化することができ、コスト低減を図ることができる。また、外部接続電極は半導体装置の側

5

10

15

20

25

部に露出した構成であるため、半導体装置を実装基板に対し立設し た状態で実装することが可能となり、半導体装置の実装密度を向上 させることができる。

また、前記半導体装置において、前記樹脂層を異なる複数の樹脂により構成することができる。樹脂封止工程で用いられる封止樹脂として、異なる特性を有する複数の封止樹脂を用いたことにより、例えば異なる樹脂を積層した場合には、外側に位置する樹脂に硬質樹脂を用いることが可能となる。また、半導体素子の外周位置に硬質樹脂を配設し、この硬質樹脂に囲繞される部分に軟質樹脂を配設することも可能となる。よって、硬質樹脂により半導体素子の保護を図ることができると共に、軟質樹脂により突起電極に印加される応力の緩和を図ることができる。

また、本発明に係る半導体装置は、少なくとも表面上に突起電極 が直接形成されてなる半導体素子と、前記半導体素子の表面上に形 成されており、前記突起電極の先端部を残し前記突起電極を封止す る第1の樹脂層と、少なくとも前記半導体素子の背面を覆うように 配設された第2の樹脂層とを具備することを特徴とするものである。 樹脂封止工程で突起電極が配設された基板の表面に第1の樹脂層を 形成した後(または同時)に、この基板の背面を覆うように第2の 樹脂層を形成したことにより、製造される半導体装置のバランスを 良好とすることができる。即ち、半導体素子と封止樹脂は熱膨張率 が異なるため、半導体素子の表面(突起電極が形成された面)のみ に封止樹脂を配設した構成では、半導体素子の上面と背面において 熱膨張差が発生し、半導体素子に反りが発生するおそれがある。し かるに、本請求項のように半導体素子の表面及び背面を共に封止樹 脂で覆うことにより、半導体素子の表面及び背面の状態を均一化す ることができ、半導体装置のバランスを良好とすることができる。 これにより、熱印加時において半導体装置に反りが発生することを

WO 98/02919

5

10

15

20

25

防止することができる。また、半導体素子の下面に配設する封止樹脂と、半導体素子の上面に配設する封止樹脂を異なる特性を有する樹脂を選定することも可能である。例えば、突起電極が形成された表面に配設される封止樹脂としては、突起電極に印加される応力を緩和しうる特性のものを選定することができ、また背面に配設される封止樹脂としては、半導体素子に外力が印加された場合にこの外力より半導体素子を保護しうる硬質の材質のものを選定することも可能となる。

また、本発明に係る半導体装置は、少なくとも表面上に突起電極 が直接形成されてなる半導体素子と、前記半導体素子の表面上に形 成されており、前記突起電極の先端部を残し前記突起電極を封止す る樹脂層と、前記樹脂層から露出した前記突起電極の先端部に形成 された外部接続用突起電極とを具備することを特徴とするものであ る。突起電極露出工程で突起電極の少なくとも先端部を樹脂層より 露出させた後に、突起電極の先端部に外部接続用突起電極を形成す る外部接続用突起電極形成工程を実施したことにより、製造される 半導体装置を実装基板に実装する時の実装性を向上させることがで きる。即ち、突起電極は半導体素子に形成された電極上に形成され るものであるため、必然的にその形状は小さくなる。よって、この 小さな突起電極を実装基板に電気的に接続する外部接続端子として 用いる構成では、実装基板と突起電極とが確実に接続されないおそ れがある。しかるに、外部接続用突起電極は、半導体素子に形成さ れている突起電極と別体であるため自由に設計することが可能であ り、実装基板の構成に適応させることができる。よって、半導体素 子に形成されている小さな形状の突起電極の先端部に外部接続用突 起電極を形成することにより、半導体装置と実装基板との実装性を 向上させることができる。

また、本発明に係る半導体装置の実装方法は、前記半導体装置を実装基板に対し立設状態で実装することを特徴とするものである。

これにより、半導体装置の実装密度を向上させることができる。

前記実装方法において、前記半導体装置を複数個並列状態に実装すると共に、隣接する前記半導体装置同士を接着剤により接合することもできる。更に、前記半導体装置を複数個並列状態に実装すると共に、前記複数の半導体装置を支持部材を用いて立設状態に支持することを特徴とするものである。これにより、複数の半導体装置をユニット化して扱うことが可能となり、よって実装時においてもユニット単位で実装基板に実装処理を行なうことができ、実装効率の向上を図ることができる。

5

25

10 また、本発明に係る半導体装置の実装方法では、前記半導体装置をインターポーザ基板を介して実装基板に実装することもできる。インターポーザ基板が介在する構成となるため、半導体装置を実装基板に実装する自由度を向上させることができる。即ち、例えばインターポーザ基板として多層配線基板を用いることにより、インターポーザ基板内で配線の引回しを行なうことができ、半導体装置の電極(突起電極、外部接続電極)と実装基板側の電極との整合性を容易に図ることができる。

なお、以上の構成の本発明は、後述する第1実施例ないし第29 実施例(図1ないし図77)に対応する。

20 次に説明する本発明は、後述する第30ないし第53実施例(図 1ないし図117E)に対応する。

本発明に係る半導体装置の製造方法は、少なくとも可撓性基材に 半導体素子及びリードが配設された構成の配線基板を金型内に装着 し、続いて前記半導体素子の配設位置に封止樹脂を供給して前記半 導体素子を樹脂封止する樹脂封止工程と、前記配線基板に形成され たリードと電気的に接続するよう突起電極を形成する突起電極形成 工程とを有する半導体装置の製造方法において、前記半導体素子を 樹脂封止する手段として、圧縮成形法を用いたことを特徴とするも のである。樹脂封止工程では、配線基板は金型内に装着され、半導

5

10

15

20

25

体素子は封止樹脂により樹脂封止される。また、突起電極形成工程では、配線基板に形成されたリードと電気的に接続するよう突起電極が形成される。この際、樹脂封止工程において半導体素子を樹脂封止する手段として圧縮成形法を用いている。封止樹脂を圧縮形成法を用いて形成することにより、半導体素子と配線基板との間に形成される狭い隙間部分にも確実に樹脂を充塡することができる。また、圧縮形成法では成形圧力が低くてよいため、樹脂成形時に配線基板に変形が生じたり、また半導体素子と配線基板との電気的接続部位(例えば、TAB接続,或いはワイヤ接続される)に負荷が印加されることを防止できる。これにより、樹脂封止工程において、半導体素子と配線基板との接続が切断されることを防止することができる。

また、上記半導体装置の製造方法において、前記配線基板を形成する際、前記半導体素子を収納するキャビティ部が形成された枠体を配設するように構成することもできる。半導体素子を収納するキャビティ部が形成された枠体を配線基板に配設することにより、枠体により可撓性を有する配線基板を支持することができると共に、半導体素子を枠体により保護することができる。

また、上記半導体装置の製造方法において、前記樹脂封止工程で、 前記金型の前記配線基板と対向する位置に前記封止樹脂に対する離 型性の良好なフィルムを配設し、前記金型が前記フィルムを介して 前記封止樹脂と接触するよう構成することもできる。また、上記半 導体装置の製造方法において、前記樹脂封止工程で また、請求項 9 記載の発明によれば、

延出部の先端部に半導体素子と接続される接続電極を形成しておき、折曲工程の実施後に、半導体素子と接続電極とを接続する素子接続工程を行なうことにより、延出部の折曲時においては半導体素子と接続電極とは接続されていない状態であるため、半導体素子と接続電極との電気的接続の信頼性を向上することができる。

5

15

20

25

即ち、折曲工程前に半導体素子と接続電極とを接続しておくと、延出部の折曲時に半導体素子と接続電極との接続位置に負荷(折り曲げ処理により発生する負荷)が印加されるおそれがある。この負荷が大きい場合には、半導体素子と接続電極との接続が切断されるおそれがある。しかるに、折曲工程の実施後に素子接続工程を行なうことにより、折曲時に発生する負荷が問題となることはなく、よって半導体素子と接続電極との電気的接続の信頼性を向上することができる。

、前記金型の前記配線基板と対向する位置に前記封止樹脂に対する 離型性の良好な板状部材を配設し、前記金型が前記板状部材を介し て前記封止樹脂と接触するよう構成することもできる。封止樹脂が 金型に直接触れないため離型性を向上することができ、また離型剤 なしの密着性の高い高信頼性樹脂の使用が可能となる。

また、上記半導体装置の製造方法において、前記板状部材として 放熱性の良好な材料を選定した構成とすることもできる。板状部材 として放熱性の良好な材料を選定したことにより、半導体素子で発 生する熱は放熱板として機能する板状部材を介して放熱されるため、 製造される半導体装置の放熱特性を向上させることができる。

また、上記半導体装置の製造方法において、前記樹脂封止工程で用いられる金型に、余剰樹脂を除去すると共に前記金型内における封止樹脂の圧力を制御する余剰樹脂除去機構を設けた構成とすることもできる。樹脂封止工程で用いられる金型に、余剰樹脂を除去すると共に金型内における封止樹脂の圧力を制御する余剰樹脂除去機構を設けたことにより、封止樹脂の計量を容易とすることができると共に、常に適正な樹脂量で突起電極の封止処理を行なうことができる。また、金型内における封止樹脂の圧力を制御することができる。また、金型内における封止樹脂の圧力を制御することができるため、成形時におる封止樹脂の圧力を均一化することができずイドの発生を防止することができる。

また、上記半導体装置の製造方法において、前記配線基板に前記

5

10

15

20

25

半導体素子の形成位置より側方に長く延出した延出部を形成し、前記機能封止工程の終了後で前記突起電極形成工程の実施前に、前記延出部を折り曲げる折曲工程を実施し、前記突起電極形成工程において、折曲された前記延出部に前記突起電極を形成するよう構成することもできる。また、上記半導体装置の製造方法において、前記配線基板に前記半導体素子の形成位置より側方に長く延出した延出部を形成し、前記樹脂封止工程の実施前に、前記延出部を折り曲げる折曲工程を実施し、前記折曲工程を実施した後に、前記樹脂封止工程と前記突起電極形成工程を実施する構成とすることもできる。突起電極の形成領域を広く取ることができるため、よって突起電極の配設ピッチを広く設定したり、また突起電極の配設数を多くすることが可能となる。この際、折曲工程の実施は樹脂封止工程の前であっても、また後であってもかまわない。

また、上記半導体装置の製造方法において、前記延出部の先端部に前記半導体素子と接続される接続電極を形成しておき、前記折曲工程の実施後に、前記半導体素子と前記接続電極とを接続する素子接続工程を行なう構成とすることもできる。これにより、延出部の屈曲時においては、半導体素子と接続電極とは接続されていない状態であるため、半導体素子と接続電極との信頼性を向上させることができる。

また、上記半導体装置の製造方法において、前記接続電極を千鳥状に配設すると共に、角部を曲線状に形成した構成とすることもできる。接続電極を千鳥状に配設することにより、各接続電極の面積を広くすることができるため、半導体素子との電気的接続処理を簡単化することができる。また、接続電極の角部を曲線状に形成することにより、例えば半導体素子と接続電極との接続にワイヤボンディング法を用いた場合には、ボンディング治具(超音波溶接治具)が当接された時に発生する応力を分散することが可能となり、よって半導体素子と接続電極との電気的接続処理を確実に行なうこ

とができる。

5

15

20

25

また、本発明に係る半導体装置は、半導体素子と、外部接続端子として機能する突起電極と、可撓性基材上に、前記半導体素子に一端が接続されると共に他端部が前記突起電極に接続されるリードが形成された配線基板と、前記半導体素子を封止する封止樹脂とを具備する半導体装置において、前記配線基板に前記半導体素子の形成位置より側方に長く延出すると共に折曲された延出部を形成し、前記延出部に前記突起電極が形成されていることを特徴とする半導体装置である。突起電極の形成領域を広く取ることができるため、

10 よって突起電極の配設ピッチを広く設定したり、また突起電極の配設数を多くすることが可能となる。この際、折曲工程の実施は樹脂封止工程の前であっても、また後であってもかまわない。

また、上記半導体装置において、前記配線基板を支持すると共に 前記半導体素子を収納するキャビティ部が形成された枠体が設けられている構成とすることができる。半導体素子を収納するキャビ ティ部が形成された枠体を配線基板に配設することにより、枠体に より可撓性を有する配線基板を支持することができると共に、半導 体素子を枠体により保護することができる。

また、上記半導体装置において、前記突起電極は前記リードを塑性変形することにより形成されたメカニカルバンプである構成とすることもできる。突起電極をリードを塑性変形することにより形成されるメカニカルバンプにより構成したことにより、リードを成形することによりバンプが形成されるため、別個にバンプ用のボール材を必要とすることはない。また、メカニカルバンプはリードを塑性変形する簡単な処理であるため、低コストでかつ容易に突起電極を形成することが可能となる。

次に説明する本発明の構成は、後述する第54実施例ないし第7 3実施例(図118Aないし図177)に対応する。

本発明に係る半導体装置は、単数または複数の半導体素子と、前

WO 98/02919

5

10

15

20

25

記半導体素子の一部或いは全部を封止する封止樹脂と、前記封止樹 脂内に配設され、前記半導体素子と電気的に接続する共にその一部 が少なくとも前記封止樹脂の側面に露出して外部接続端子を形成す る電極板とを具備することを特徴とするものである。この構成によ れば、半導体素子を保護する封止樹脂内には電極板が存在し、この 電極板は封止樹脂を補強する機能を奏するため、半導体素子の保護 をより確実に行なうことができ、よって半導体装置の信頼性を向上 することができる。また、電極板は半導体素子と外部接続端との間 に位置するものであるため、半導体素子に直接外部接続端を接続す る構成と異なり、電極板により半導体素子と外部接続端との間で配 線の引回しを行なうことが可能となる。よって、電極板を設けるこ とにより半導体装置の端子レイアウトの自由度を高めることができ る。また、電極板は導電性金属よりなり、封止樹脂よりも熱伝導性 が良好であるため、半導体素子で発生した熱は電極板を介して外部 に放熱される。よって、半導体素子で発生した熱を効率よく放熱す ることができる。更に、電極板の外部接続端子は封止樹脂の側面に 露出した構成とされているため、半導体装置を実装基板に実装した 後においてもこの外部接続端子を用いて半導体素子の動作試験を行 なうことが可能となる。

また、上記半導体装置において、前記半導体素子と前記電極板とをフリップチップ接合した構成とすることができる。これにより、小スペース内において確実に半導体素子と電極板とを接合することができ、半導体装置の小型化を図ることができる。また、接合部における配線長が短いためインピーダンスを低減できると共に、多ピン化にも対応することができる。

また、上記半導体装置において、前記電極板を前記封止樹脂の側面に加え底面にも露出させて外部接続端子を形成するよう構成することもできる。これにより、側面ばかりでなく底面においても実装を行なうことが可能となる。よって、半導体装置を実装する際、実

10

15

装構造の自由度を向上させることができ、よって例えば小スペース 化を図りうる実装形態であるフェイスダウンボンディングにも対応 することが可能となる。

また、上記半導体装置において、前記電極板に突出形成された突出端子を設けると共に、前記突出端子を前記封止樹脂の底面に露出させて外部接続端子を形成する構成とすることもできる。これにより、実装時に確実に外部接続端子を実装基板に接続することができる。また、電極板の外部接続端子以外の部分は封止樹脂に埋設された構成となるため、隣接する外部端子はこの封止樹脂により絶縁される。このため、実装時にはんだにより隣接する外部接続端子間で短絡が発生するようなことはなく、実装時における信頼性を向上させることができる。

また、上記半導体装置において、前記突出端子は、前記電極板を塑性加工することにより前記電極板に一体的に形成することもできる。突出端子を電極板を塑性加工することにより電極板に一体的に形成したことにより、突出端子を別部材により形成する構成に比べて部品点数の削減を図ることができると共に容易に形成することができる。

また、上記半導体装置において、前記突出端子は、前記電極板に 20 配設した突起電極とすることもできる。これにより、半導体装置を BGA(Ball Grid Array) と同様に取り扱うことができ、実装性を 向上させることができる。

また、上記半導体装置において、前記半導体素子の一部を前記封止樹脂より露出させた構成とすることもできる。また、上記半導体装置において、前記封止樹脂の前記半導体素子に近接する位置に放熱部材を配設した構成とすることもできる。半導体素子の一部を封止樹脂より露出させた構成としたことにより、或いは封止樹脂の半導体素子に近接する位置に放熱部材を配設したことにより、半導体素子で発生する熱を効率よく放熱することができる。

PCT/JP97/02405

5

10

15

20

25

また、本発明に係る半導体装置の製造方法は、金属基板に対しパ ターン成形処理を行なうことにより電極板を形成する電極板形成工 程と、前記電極板に半導体素子を搭載し電気的に接続するチップ搭 載工程と、前記半導体素子及び前記電極板を封止する封止樹脂を形 成する封止樹脂形成工程と、個々の半導体装置の境界位置で、前記 封止樹脂及び前記電極板を切断することにより個々の半導体装置を 切り出す切断工程とを有することを特徴とするものである。電極板 形成工程で金属基板に対しパターン成形処理を行なうことにより電 極板を形成し、続くチップ搭載工程で電極板に半導体素子を搭載し 電気的に接続する。この際、パターン成形処理において任意の配線 パターンを選定できるため、電極板により配線の引回しを行なうこ とが可能となり、これにより電極板に形成される外部接続端子の端 子レイアウトに自由度を持たせることができる。また、封止樹脂形 成工程で封止樹脂を形成することにより、半導体素子及び電極板は 封止樹脂に封止される。よって、半導体素子及び電極板は封止樹脂 により保護され、よって半導体装置の信頼性を向上させることがで きる。続いて実施される切断工程により、個々の半導体装置の境界 位置で封止樹脂及び電極板を切断することにより個々の半導体装置 が形成される。よって、電極板は切断位置に露出し、この露出部分 を外部接続端子として用いることができる。

上記半導体装置の製造方法において、前記電極板形成工程で実施するパターン成形処理は、エッチング法またはプレス加工法を用いて行なうこととすることができる。電極板形成工程で実施するパターン成形処理として、半導体装置のリードフレーム形成法として一般に用いられているエッチング法またはプレス加工法を適用することにより、電極板を形成するのにリードフレーム形成法を利用することが可能となる。よって、設備の増加を伴うことなく、電極板形成工程を実施することができる。

上記半導体装置の製造方法において、前記チップ搭載工程で、前

5

10

15

20

25

記半導体素子を前記電極板に搭載する手段として、フリップチップ接合法を用いた構成とすることができる。これにより、小スペース内において確実に半導体素子と電極板とを接合することができ、半導体装置の小型化を図ることができる。また、接合部における配線長が短いためインピーダンスを低減できると共に、多ピン化にも対応することができる。

上記半導体装置の製造方法において、前記チップ搭載工程を実施する前に、前記半導体素子を放熱部材上に位置決めして取り付けるチップ取り付け工程を実施し、前記チップ搭載工程において、前記放熱部材に取り付けられた状態で前記半導体素子を前記電極板に搭載する構成とすることができる。チップ搭載工程を実施する前に、半導体素子を放熱部材上に位置決めして取り付けるチップ取り付け工程を実施することにより、チップ搭載工程では放熱部材に位置決めされた状態で半導体素子を電極板に搭載される。よって、チップ搭載工程において、個々の半導体素子の位置決めを行なう必要がなくなり、形状の大きな放熱部材と電極板とを位置決めすればよいため、位置決め処理を容易化することができる。

上記半導体装置の製造方法において、前記電極板形成工程で、前記電極板より突出する突出端子を形成すると共に、前記封止樹脂形成工程で、前記突出端子が前記封止樹脂から露出するよう前記封止樹脂を形成する構成とすることができる。また、請求項13記載の発明によれば、電極板形成工程において、電極板より突出する突出端子を形成することにより、突起端子部の形成を電極板の形成と同時かつ一括的に行なうことができるため、半導体装置の製造工程の簡単化を図ることができる。また、封止樹脂形成工程で、この突出端子が封止樹脂から露出するよう封止樹脂を形成することにより、実装時に確実に外部接続端子を実装基板に接続することができると共に隣接する外部接続端子間で短絡が発生することを防止することができる。

5

10

15

20

25

また、本発明に係る半導体装置の実装構造は、上記半導体装置を 実装基板に実装する半導体装置の実装構造において、前記半導体装 置が装着される装着部と、前記封止樹脂の側面に露出した外部接続 端子と接続するよう設けられたリード部とを有するソケットを用い、 前記半導体装置を前記ソケットに装着して前記リード部と前記外部 接続端子を接続した上で、前記リード部を前記実装基板に接合させ ることを特徴とするものである。ソケットを用いて半導体装置を実 装基板に接合するため、半導体装置の装着脱を容易にでき、例えば メンテナンス等において半導体装置を交換する必要が生じたような 場合でも、容易に交換処理を行なうことができる。また、ソケット に設けられたリード部は通常半導体装置が装着される装着部の側部 に配設されており、また半導体装置の外部接続端子は封止樹脂の側 面に露出した構成である。このため、装着状態においてリード部と 外部接続端子とは対向するためリード部を引き回すことなくリード 部と外部接続端子との接続を行なうことができ、よってソケットの 構造の簡単化を図ることができる。

また、本発明に係る半導体装置の実装構造は、上記半導体装置を 実装基板に実装する半導体装置の実装構造において、前記外部端子 を形成する前記突出端子にバンプを配設し、該バンプを介して前記 半導体装置を前記実装基板に接合させることを特徴とするものであ る。外部端子を形成する突出端子にバンプを配設し、このバンプを 介して半導体装置を実装基板に接合させる構造とすることにより、 半導体装置をBGA(Ball Grid Array)と同様に実装することがで き、実装性の向上及び多ピン化への対応を図ることができる。

また、本発明に係る半導体装置の実装構造は、前記外部接続端子の形成位置に対応した位置に配設された可撓可能な接続ピンと、前記接続ピンを位置決めする位置決め部材とにより構成される実装部材を用い、前記接続ピンの上端部を前記半導体装置の外部接続端子に接合すると共に、下端部を前記実装基板に接合することを特徴と

10

15

20

25

するものである。接続ピンの上端部を半導体装置の外部接続端子に接合すると共に下端部を実装基板に接合することにより、外部接続端子と実装基板との間には接続ピンが介在した構成となる。この接続ピンは可撓可能な構成であるため、例えば加熱時等に半導体装置側と実装基板側で熱膨張率差に起因して応力が発生しても、このが印力は接続ピンが可撓することにより吸収される。よって、応力が印加されても外部接続端子と実装基板との接続を確実に維持することができ、実装の信頼性を向上させることができる。また、接続ピンは位置決め部材により外部接続端子の形成位置に対応した位置決めされているため、実装時において個々の接続ピンと外部接続端子または実装基板との位置決め処理を行なう必要はなく、実装作業を容易に行なうことができる。

また、本発明に係る半導体装置は、少なくとも表面上に突起電極 が直接形成されてなる半導体素子と、前記半導体素子の表面上に形 成されると共に前記突起電極の先端部を残し前記突起電極を封止す る樹脂層とを具備する半導体装置本体と、前記半導体装置本体が装 着されると共に、前記半導体装置本体が接続される配線パターンが ベース部材上に形成されたインタポーザと、接着性及び押圧方向に 対する導電性を有しており、前記半導体装置本体と前記インタポー ザとの間に介装され、前記半導体装置本体を前記インタポーザに接 着固定すると共に押圧されることにより前記半導体装置本体と前記 インタポーザとを電気的に接続する異方性導電膜と、前記ベース部 材に形成された孔を介して前記配線パターンと接続されると共に、 前記半導体装置本体の搭載面と反対側の面に配設される外部接続端 子とを具備することを特徴とする。半導体装置本体は、半導体素子 の表面上に突起電極の先端部を残し樹脂層が形成されているため、 この樹脂層が半導体素子及び突起電極を保護すると共に、アンダー フィルレジンとしても機能することとなる。また、インタポーザは、 半導体装置本体が装着されると共にこの半導体装置本体が接続され

PCT/JP97/02405 WO 98/02919

5

10

15

25

る配線パターンがベース部材上に形成された構成であるため、ベー ス部材上において任意の配線パターンを形成することができる。こ の配線パターンには、ベース部材に形成された孔を介して外部接続 端子が接続される。この際、上記のように配線パターンを任意に設 定できるため、配線パターンを引き回すことにより半導体装置本体 に設けられた突起電極の形成位置に拘わらず外部接続端子の位置を 設定することができる。よって、外部接続端子の端子レイアウトの 自由度を高めることができる。また、異方性導電膜は接着性及び押 圧方向に対する導電性を有しているため、この異方性導電膜を用い て半導体装置本体とインタポーザとを接合することができる。この 際、異方性導電膜の有する接着性により半導体装置本体とインタ ポーザは機械的に接合され、また異方性導電膜の有する異方性導電 性により半導体装置本体とインタポーザは電気的に接合(接続)さ れる。このように、異方性導電膜は接着性及び導電性の双方の特性 を有しているため、各機能を別個の部材により行なう構成に比べて 部品点数及び組み立て工数の低減を図ることができる。更に、異方 性導電膜は可撓性を有し、かつ半導体装置本体とインタポーザの間 に介装されるため、この異方性導電膜は緩衝膜として機能する。 よって、異方性導電膜により、半導体装置本体とインタポーザとの 20

間に発生する応力を緩和することができる。

上記半導体装置において、前記半導体装置本体に形成された前記 突起電極の配設ピッチと、前記インタポーザに配設された前記外部 接続端子の配設ピッチを同一ピッチとした構成とすることができる。 半導体装置本体に形成された突起電極の配設ピッチと、インタポー ザに配設された外部接続端子の配設ピッチを同一ピッチとしたこと により、インタポーザの形状を小さくすることができ、半導体装置 の小型化を図ることができる。

また、上記半導体装置において、前記半導体装置本体に形成され た前記突起電極の配設ピッチに対し、前記インタポーザに配設され

た前記外部接続端子の配設ピッチを大きく設定した構成とすることができる。これにより、インタポーザ上における配線パターンの引回しの自由度を更に向上することができる。

また、上記半導体装置において、前記インタポーザ上に、前記突起電極と対向する位置に孔を有する絶縁部材を配設した構成とすることができる。これにより、半導体装置本体をインタポーザに装着される際に印加される押圧力はこの孔の形成位置に集中するため孔内における導電率は向上し、よって半導体装置本体とインタポーザとの電気的接続を確実に行なうことができる。

5

15

20

25

また、上記半導体装置において、前記インタポーザとしてTAB (Tape Automated Bonding)テープを用いた構成とすることができる。これにより、TABテープは半導体装置の構成部品として安価に供給されているため、インタポーザとしてTABテープを利用するこにより半導体装置のコスト低減を図ることができる。

また、本発明に係る半導体装置の製造方法は、半導体素子の少なくとも表面上に突起電極を直接形成すると共に、該半導体素子の表面上に前記突起電極の先端部を残し樹脂層を形成し半導体装置本体を形成する半導体装置本体形成工程と、ベース部材上に前記半導体装置本体が接続される配線パターンを形成すると共に、前記ペース部材の前記突起電極形成位置に対応する位置に孔を形成しインタポーザを形成するインタポーザ形成工程と、前記半導体装置本体を前記インタポーザとを接着性及び押圧方向に対する導電性を有した異方性導電膜を介して接合し、前記半導体装置本体を前記半導体表置本体と前記インタポーザとを電気的に接続する接合工程と、前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に形成された孔を介して前記配線パターンと接続されるよう外部接続端子を形成工程とを具備することを特徴とするものである。半導体装置本体は、半導体素子の表面上に突起電極の先端

10

15

20

25

できる。

を残し樹脂層が形成されているため、この樹脂層が半導体素子及び 突起電極を保護すると共に、アンダーフィルレジンとしても機能す ることとなる。また、インタポーザは、半導体装置本体が装着され ると共にこの半導体装置本体が接続される配線パターンがベース部 材上に形成された構成であるため、ベース部材上において任意の配 線パターンを形成することができる。この配線パターンには、ベー ス部材に形成された孔を介して外部接続端子が接続される。この際、 上記のように配線パターンを任意に設定できるため、配線パターン を引き回すことにより半導体装置本体に設けられた突起電極の形成 位置に拘わらず外部接続端子の位置を設定することができる。よっ て、外部接続端子の端子レイアウトの自由度を高めることができる。 また、異方性導電膜は接着性及び押圧方向に対する導電性を有して いるため、この異方性導電膜を用いて半導体装置本体とインタポー ザとを接合することができる。この際、異方性導電膜の有する接着 性により半導体装置本体とインタポーザは機械的に接合され、また 異方性導電膜の有する異方性導電性により半導体装置本体とインタ ポーザは電気的に接合(接続)される。このように、異方性導電膜 は接着性及び導電性の双方の特性を有しているため、各機能を別個 の部材により行なう構成に比べて部品点数及び組み立て工数の低減 を図ることができる。更に、異方性導電膜は可撓性を有し、かつ半 導体装置本体とインタポーザの間に介装されるため、この異方性導 電膜は緩衝膜として機能する。よって、異方性導電膜により、半導 体装置本体とインタポーザとの間に発生する応力を緩和することが

また、本発明に係る半導体装置は、少なくとも表面上に突起電極が直接形成されてなる半導体素子と、前記半導体素子の表面上に形成されると共に前記突起電極の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体装置本体と、前記半導体装置本体が装着されると共に、前記半導体装置本体が接続される配線パターンが

5

10

15

20

25

ベース部材上に形成されたインタポーザと、前記半導体装置本体と 前記インタポーザとの間に介装され、前記半導体装置本体を前記イ ンタポーザに接着固定する接着剤と、前記半導体装置本体と前記ィ ンタポーザとを電気的に接続する導電性部材と、前記ベース部材に 形成された孔を介して前記配線パターンと接続されると共に、前記 半導体装置本体の搭載面と反対側の面に配設される外部接続端子と を具備することを特徴とするものである。半導体装置本体は、半導 体素子の表面上に突起電極の先端部を残し樹脂層が形成されている ため、この樹脂層が半導体素子及び突起電極を保護すると共に、ア ンダーフィルレジンとしても機能することとなる。また、インタ ポーザは、半導体装置本体が装着されると共にこの半導体装置本体 が接続される配線パターンがベース部材上に形成された構成である ため、ベース部材上において任意の配線パターンを形成することが できる。この配線パターンには、ベース部材に形成された孔を介し て外部接続端子が接続される。この際、上記のように配線パターン を任意に設定できるため、配線パターンを引き回すことにより半導 体装置本体に設けられた突起電極の形成位置に拘わらず外部接続端 子の位置を設定することができる。よって、外部接続端子の端子レ イアウトの自由度を高めることができる。また、接着剤は半導体装 置本体とインタポーザとを機械的に接合し、また導電性部材は半導 体装置本体とインタポーザとを電気的に接合(接続)する。このよ うに、半導体装置本体とインタポーザとを接合する際行なわれる機 械的接合と電気的接合を別個の部材により行なうことにより、各機 能(機械的接合機能,電気的接合機能)に最適な部材を選定するこ とができる。これにより、半導体装置本体とインタポーザとの機械 的接合及び電気的接合を共に確実に行なうことが可能となり、半導 体装置の信頼性を向上させることができる。

更に、接着剤は固化した状態においても所定の可撓性を有し、か つ半導体装置本体とインタポーザの間に介装されるため、この接着

5

15

20

25

剤は緩衝膜として機能する。よって、接着剤により、半導体装置本体とインタポーザとの間に発生する応力を緩和することができる。

上記半導体装置において、前記導電性部材は、導電性ペーストとすることができる。これにより、単に導電性ペーストを半導体素子の突起電極またはインタポーザの配線パターンに塗布するだけで導電性部材の配設を行なうことができるため、半導体装置の組み立て作業の容易化を図ることができる。また、導電性ペーストの塗布方法としては、周知の技術である転写法や印刷法を用いることができ、よって効率よく導電性部材の配設作業を行なうことができる。

10 また、上記半導体装置において、前記導電性部材は、スタッドバンプンプである構成とすることができる。導電性部材をスタッドバンプにより構成したことにより、半導体素子の突起電極とインタポーザの配線パターンとはスタッドバンプを介して接合されることとなり、電気的接続を確実に行なうことができる。

また、上記半導体装置において、前記導電性部材は、前記配線パターンと一体的に形成されると共に前記接着剤の配設位置を迂回して前記突起電極に接続するフライングリードとすることができる。 導電性部材を配線パターンと一体的に形成されると共に接着剤の配設位置を迂回して突起電極に接続するフライングリードにより構成したことにより、フライングリードと突起電極との接続位置においては接着剤が介在しないため、フライングリードと突起電極との電気的接続の信頼性を向上させることができる。また、フライングリードはバネ性を有しているため、接続時にフライングリードはバネ力をもって突起電極に圧接する。よって、これによってもフライングリードと突起電極との電気的接続の信頼性を向上させることができる。

また、上記半導体装置において、少なくとも前記突起電極と前記 フライングリードとの接続位置を樹脂封止する構成とすることがで きる。これにより、外力印加等によりフライングリードが変形する

5

10

15

ことを防止でき、半導体装置の信頼性を向上させることができる。 また、上記半導体装置において、前記導電性部材は、前記突起電 極の形成位置に対応した位置に配設され、その上端部を前記半導体 装置の突起電極に接合すると共に、下端部を前記外部接続端子に接 合する接続ピンと、該接続ピンを位置決めする位置決め部材とによ り構成することができる。接続ピンの上端部を半導体装置本体の突 起電極に接合すると共に下端部をインタポーザに設けられた外部接 続端子に接合することにより、突起電極と外部接続端子との間には 接続ピンが介在した構成となる。この接続ピンは可撓可能な構成で あるため、例えば加熱時等に半導体装置本体とインタポーザとの間 に熱膨張率差に起因して応力が発生しても、この応力は接続ピンが 可撓することにより吸収される。よって、応力が印加されても外部 接続端子と突起電極との接続を確実に維持することができる。また、 接続ピンは位置決め部材により突起電極の形成位置に対応した位置 に位置決めされているため、実装時において個々の接続ピンと突起 電極または外部接続端子との位置決め処理を行なう必要はなく、実 装作業を容易に行なうことができる。

また、上記半導体装置において、前記位置決め部材は、可撓性部材により形成することができる。これにより、前記のように接続ピンが可撓しても、位置決め部材はこれに追随して可撓するため、半導体装置本体とインタポーザとの間に発生する応力を位置決め部材によっても吸収することができる。

また、本発明に係る半導体装置の製造方法は、半導体素子の少な くとも表面上に突起電極を直接形成すると共に、該半導体素子の表 面上に前記突起電極の先端部を残し樹脂層を形成し半導体装置本体 を形成する半導体装置本体形成工程と、ベース部材上に前記半導体 装置本体が接続される配線パターンを形成すると共に、前記ベース 部材の前記突起電極形成位置に対応する位置に孔を形成しインタ ポーザを形成するインタポーザ形成工程と、前記半導体装置本体ま

5

10

15

20

25

たは前記インタポーザの少なくとも一方に導電性部材を配設する導 電性部材配設工程と、前記半導体装置本体と前記インタポーザとを 接着剤を介して接合すると共に、前記導電性部材により前記半導体 装置本体と前記インタポーザとを電気的に接続する接合工程と、前 記半導体装置本体の搭載面と反対側の面に、前記ベース部材に形成 された孔を介して前記配線パターンと接続されるよう外部接続端子 を形成する外部接続端子形成工程とを具備することを特徴とする。 半導体装置本体は、半導体素子の表面上に突起電極の先端部を残し 樹脂層が形成されているため、この樹脂層が半導体素子及び突起電 極を保護すると共に、アンダーフィルレジンとしても機能すること となる。また、インタポーザは、半導体装置本体が装着されると共 にこの半導体装置本体が接続される配線パターンがベース部材上に 形成された構成であるため、ベース部材上において任意の配線パ ターンを形成することができる。この配線パターンには、ベース部 材に形成された孔を介して外部接続端子が接続される。この際、上 記のように配線パターンを任意に設定できるため、配線パターンを 引き回すことにより半導体装置本体に設けられた突起電極の形成位 置に拘わらず外部接続端子の位置を設定することができる。よって、 外部接続端子の端子レイアウトの自由度を高めることができる。ま た、接着剤は半導体装置本体とインタポーザとを機械的に接合し、 また導電性部材は半導体装置本体とインタポーザとを電気的に接合 (接続) する。このように、半導体装置本体とインタポーザとを接 合する際行なわれる機械的接合と電気的接合を別個の部材により行 なうことにより、各機能(機械的接合機能、電気的接合機能)に最 適な部材を選定することができる。これにより、半導体装置本体と インタポーザとの機械的接合及び電気的接合を共に確実に行なうこ とが可能となり、半導体装置の信頼性を向上させることができる。 更に、接着剤は固化した状態においても所定の可撓性を有し、かつ 半導体装置本体とインタポーザの間に介装されるため、この接着剤

は緩衝膜として機能する。よって、接着剤により、半導体装置本体とインタポーザとの間に発生する応力を緩和することができる。

図面の簡単な説明

20

5 図1は、本発明の第1実施例である半導体装置の製造方法の樹脂 封止工程、及び本発明の第1実施例である半導体装置製造用金型を 説明するための図である。 図A1~図1Cは、従来の半導体装置 及びその製造方法の一例を説明するための図である。

図 2 は、本発明の第 1 実施例である半導体装置の製造方法の樹脂 10 封止工程を説明するための図である。

図3は、本発明の第1実施例である半導体装置の製造方法の樹脂封止工程を説明するための図である。

図4は、本発明の第1実施例である半導体装置の製造方法の樹脂封止工程を説明するための図である。

15 図 5 は、本発明の第 1 実施例である半導体装置の製造方法の樹脂 封止工程を説明するための図である。

図6は、本発明の第1実施例である半導体装置の製造方法の突起電極露出工程を説明するための図であり、(A)は樹脂封止工程終了直後の基板を示し、(B)は(A)の矢印Aで示す部分を拡大して示す図である。

図7は、本発明の第1実施例である半導体装置の製造方法の突起電極露出工程を説明するための図であり、(A)はフィルムを剝離している状態の基板を示し、(B)は(A)の矢印Bで示す部分を拡大して示す図である。

25 図 8 は、本発明の第 1 実施例である半導体装置の製造方法の内、 分離工程を説明するための図である。

図9は、本発明の第1実施例である半導体装置を説明するための図である。

図10は、本発明の第2実施例である半導体装置の製造方法、及

び本発明の第2実施例である半導体装置製造用金型を説明するため の図である。

図11は、本発明の第3実施例である半導体装置の製造方法を説明するための図である。

5 図12は、本発明の第4実施例である半導体装置の製造方法を説明するための図である。

図13は、本発明の第5実施例である半導体装置の製造方法を説明するための図である。

図14は、本発明の第5実施例である半導体装置の製造方法を説明するための図である。

図15は、封止樹脂としてシート状樹脂を用いた例を示す図である。

図16は、封止樹脂の供給手段としてポッティングを用いた例を 示す図である。

15 図17は、封止樹脂をフイルム側に配設した例を示す図である。 図18は、本発明の第6実施例である半導体装置の製造方法を説 明するための図である。

20

25

図19は、本発明の第7実施例である半導体装置の製造方法を説明するための図であり、(A)は樹脂封止工程終了直後の基板を示し、(B)は(A)の矢印Cで示す部分を拡大して示す図である。

図20は、本発明の第7実施例である半導体装置の製造方法を説明するための図であり、(A)はフィルムを剝離している状態の基板を示し、(B)は(A)の矢印Dで示す部分を拡大して示す図である。

図21は、本発明の第7実施例である半導体装置の製造方法を説明するための図である。

図22は、本発明の第3実施例である半導体装置製造用金型を説明するための図である。

図23は、本発明の第4実施例である半導体装置製造用金型を説

明するための図である。

図24は、本発明の第5実施例である半導体装置製造用金型を説明するための図である。

図25は、本発明の第6実施例である半導体装置製造用金型を説 9 明するための図である。

図26は、本発明の第2実施例である半導体装置を説明するための図である。

図27は、本発明の第3実施例である半導体装置を説明するための図である。

10 図28は、本発明の第8実施例である半導体装置の製造方法を説明するための図である。

図29は、本発明の第9実施例である半導体装置の製造方法を説明するための図である。

図30は、本発明の第10実施例である半導体装置の製造方法を 15 説明するための図である。

図31は、本発明の第11実施例である半導体装置の製造方法を説明するための図である。

図32は、本発明の第12実施例である半導体装置の製造方法を説明するための図(その1)である。

20 図33は、本発明の第12実施例である半導体装置の製造方法を 説明するための図(その2)である。

図34は、本発明の第13実施例である半導体装置の製造方法を 説明するための図である。

図35は、本発明の第14実施例である半導体装置の製造方法を25 説明するための図である。

図36は、本発明の第15実施例である半導体装置の製造方法を説明するための図である。

図37は、本発明の第16実施例である半導体装置の製造方法を説明するための図である。

WO 98/02919

図38は、本発明の第17実施例である半導体装置の製造方法を 説明するための図である。

図39は、本発明の第18実施例である半導体装置の製造方法を説明するための図である。

5 図40は、図39で用いる基板を拡大して示す図である。

図41は、本発明の第19実施例である半導体装置の製造方法を説明するための図である。

図42は、本発明の第20実施例である半導体装置の製造方法を説明するための図である。

10 図43は、本発明の第21実施例である半導体装置の製造方法を 説明するための図である。

図44は、本発明の第22実施例である半導体装置の製造方法を 説明するための図である。

図45は、本発明の第23実施例である半導体装置の製造方法を 説明するための図である。

15

25

図46は、位置決め溝が形成された半導体装置を示す斜視図である。

図47は、本発明の第24実施例である半導体装置の製造方法を 説明するための図である。

20 図48は、本発明の第25実施例である半導体装置の製造方法を 説明するための図である。

図49は、本発明の第26実施例である半導体装置の製造方法を説明するための図である。

図50は、本発明の第27実施例である半導体装置の製造方法を 説明するための図である。

図51は、通常のバンプ構造を説明するための図である。

図52は、本発明の第1実施例である半導体装置の実装方法を説明するための図である。

図53は、本発明の第2実施例である半導体装置の実装方法を説

明するための図である。

図54は、本発明の第3実施例である半導体装置の実装方法を説明するための図である。

図 5 5 は、本発明の第 4 実施例である半導体装置の実装方法を説明するための図である。

図56は、本発明の第5実施例である半導体装置の実装方法を説明するための図である。

図57は、本発明の第6実施例である半導体装置の実装方法を説明するための図である。

10 図58は、本発明の第7実施例である半導体装置の実装方法を説明するための図である。

図59は、本発明の第28実施例である半導体装置の製造方法を 説明するための図である。

図60は、本発明の第29実施例である半導体装置の製造方法を 説明するための図(その1)である。

図61は、本発明の第29実施例である半導体装置の製造方法を 説明するための図(その2)である。

図62は、本発明の第29実施例である半導体装置の製造方法を説明するための図(その3)である。

20 図 6 3 は、本発明の第 4 実施例である半導体装置を説明するめたの図である。

図64は、本発明の第8実施例である半導体装置の実装方法を説明するための図である。

図65は、本発明の第9実施例である半導体装置の実装方法を説 95 明するための図である。

図66は、本発明の第10実施例である半導体装置の実装方法を説明するための図である。

図67は、本発明の第11実施例である半導体装置の実装方法を説明するための図である。

図68は、他の半導体装置の製造方法を説明するための図(その

1) である。

図69は、他の半導体装置の製造方法を説明するための図(その

2) である。

図70は、他の半導体装置の製造方法を説明するための図(その

3) である。

図71は、他の半導体装置の構成を説明するための図である。

図72は、他の半導体装置の製造方法を説明するための図(その

1)である。

10 図73は、他の半導体装置の製造方法を説明するための図(その2)である。

図74は、他の半導体装置の製造方法を説明するための図(その

3) である。

図75は、他の半導体装置の製造方法を説明するための図(その

15 4) である。

25

図76は、本発明の第6実施例に係る半導体装置用金型の変形例 を示す図である。

図77は、本発明の第6実施例に係る半導体装置用金型の変形例 を示す図である。

20 図78は、本発明の第30実施例である半導体装置を説明するための図である。

図79は、本発明の第30実施例である半導体装置の製造方法を 説明するための図(その1)である。

図80は、本発明の第30実施例である半導体装置の製造方法を説明するための図(その2)である。

図81は、本発明の第31実施例である半導体装置を説明するための図である。

図82は本発明の第31実施例である半導体装置の製造方法を説明するための図(その1)である。

図83は、本発明の第31実施例である半導体装置の製造方法を説明するための図(その2)である。

図84は、本発明の第32実施例である半導体装置を説明するための図である。

5 図 8 5 は、本発明の第 3 3 実施例である半導体装置を説明するための図である。

図86は、本発明の第34実施例である半導体装置を説明するための図である。

図87は、余剰樹脂除去機構を説明するための図である。

20 図88は、本発明の第35実施例である半導体装置を説明するための図である。

図89は、本発明の第35実施例である半導体装置の製造方法を 説明するための図(その1)である。

図90は、本発明の第35実施例である半導体装置の製造方法を 15 説明するための図(その2)である。

図91は、本発明の第36実施例である半導体装置及びその製造 方法を説明するための図である。

図92は、本発明の第37実施例である半導体装置及びその製造 方法を説明するための図である。

20 図 9 3 は、本発明の第 3 8 実施例である半導体装置及びその製造 方法を説明するための図である。

図94は、本発明の第39実施例である半導体装置及びその製造 方法を説明するための図である。

図 9 5 は、本発明の第 4 0 実施例である半導体装置及びその製造 25 方法を説明するための図である。

図96は、本発明の第41実施例である半導体装置及びその製造 方法を説明するための図である。

図97は、本発明の第42実施例である半導体装置及びその製造 方法を説明するための図である。 図98は、本発明の第43実施例である半導体装置及びその製造方法を説明するための図である。

図99は、本発明の第44実施例である半導体装置及びその製造 方法を説明するための図である。

5 図100は、本発明の第45実施例である半導体装置及びその製造方法を説明するための図である。

図101は、本発明の第46実施例である半導体装置及びその製造方法を説明するための図である。

図102は、本発明の第47実施例である半導体装置及びその製10 造方法を説明するための図である。

図103は、配線基板の他の実施例を示す図である(その1)。

図104は、配線基板の他の実施例を示す図である(その2)。

図105は、配線基板の他の実施例を示す図である(その3)。

図106は、配線基板の他の実施例を示す図である(その4)。

15 図107は、配線基板の他の実施例を示す図である(その5)。

図108は、配線基板の他の実施例を示す図である(その6)。

図109は、配線基板の他の実施例を示す図である(その7)。

図110は、図106に示す配線基板の変形例を説明するための図である。

20 図111は、本発明の第48実施例である半導体装置及びその製 造方法を説明するための図である。

図112は、本発明の第48実施例である半導体装置の製造方法を説明するための図(その1)である。

図113は、本発明の第48実施例である半導体装置の製造方法を説明するための図(その2)である。

25

図114は、本発明の第49実施例である半導体装置及びその製造方法を説明するための図である。

図115は、本発明の第50実施例である半導体装置及びその製造方法を説明するための図である。

図116は、本発明の第51乃至第53実施例である半導体装置を説明するための図である。

図117は、メカニカルバンプを適用した各種半導体装置を説明 するための図である。

5 図118は、本発明の第54実施例である半導体装置を説明する ための図である。

図119は、本発明の第54実施例である半導体装置の製造方法を説明するための図である(その1)。

図120は、本発明の第54実施例である半導体装置の製造方法 6 を説明するための図である(その2)。

図121は、本発明の第54実施例である半導体装置の製造方法を説明するための図である(その3)。

図122は、本発明の第54実施例である半導体装置の製造方法を説明するための図である(その4)。

2 図123は、本発明の第55実施例である半導体装置を説明する ための図である。

図124は、本発明の第56実施例である半導体装置を説明するための図である。

図 1 2 5 は、本発明の第 5 7 実施例である半導体装置を説明する 20 ための図である。

図126は、本発明の第55実施例である半導体装置の製造方法を説明するための図である(その1)。

図127は、本発明の第55実施例である半導体装置の製造方法 を説明するための図である(その2)。

25 図128は、本発明の第54実施例である半導体装置の実装構造 を説明するための図である。

図129は、本発明の第55実施例である半導体装置の実装構造を説明するための図である。

図130は、本発明の第56実施例である半導体装置の実装構造

を説明するための図である。

図131は、本発明の第57実施例である半導体装置の実装構造を説明するための図である。

図132は、本発明の第58実施例である半導体装置の実装構造 を説明するための図である。

図133は、本発明の第59実施例である半導体装置の実装構造を説明するための図である。

図134は、本発明の第60実施例である半導体装置の実装構造を説明するための図である。

10 図135は、本発明の第57実施例である半導体装置を説明するための図である。

図136は、本発明の第56実施例である半導体装置の製造方法を説明するための図である(その1)。

図137は、本発明の第56実施例である半導体装置の製造方法を説明するための図である(その2)。

図138は、本発明の第56実施例である半導体装置の製造方法を説明するための図である(その3)。

図139は、本発明の第56実施例である半導体装置の製造方法を説明するための図である(その4)。

20 図140は、本発明の第56実施例である半導体装置の製造方法を説明するための図である(その5)。

図141は、本発明の第56実施例である半導体装置の製造方法を説明するための図である(その6)。

図142は、本発明の第59実施例である半導体装置を説明する 25 ための図である。

図143は、本発明の第60実施例である半導体装置を説明する ための図である。

図144は、本発明の第61実施例である半導体装置を説明するための図である。

図145は、本発明の第62実施例である半導体装置を説明するための図である。

図146は、本発明の第63実施例である半導体装置を説明するための図である。

5 図147は、本発明の第64実施例である半導体装置を説明する ための図である。

図148は、本発明の第57実施例である半導体装置の製造方法を説明するための図である。

図149は、本発明の第65実施例である半導体装置を説明する 10 ための図である。

図150は、本発明の第58実施例である半導体装置の製造方法を説明するための図である(その1)。

図151は、本発明の第58実施例である半導体装置の製造方法を説明するための図である(その2)。

15 図152は、本発明の第66実施例である半導体装置を説明する ための図である。

図153は、本発明の第59実施例である半導体装置の製造方法を説明するための図である。

図 1 5 4 は、本発明の第 6 7 実施例である半導体装置を説明する 20 ための図である。

図155は、本発明の第60実施例である半導体装置の製造方法を説明するための図である(その1)。

図156は、本発明の第60実施例である半導体装置の製造方法を説明するための図である(その2)。

25 図157は、本発明の第60実施例である半導体装置の製造方法 を説明するための図である(その3)。

図158は、本発明の第68実施例である半導体装置を説明するための図である。

図159は、本発明の第61実施例である半導体装置の製造方法

PCT/JP97/02405

を説明するための図である。

25

図160は、本発明の第69実施例である半導体装置を説明するための図である。

図161は、本発明の第62実施例である半導体装置の製造方法 を説明するための図である(その1)。

図162は、本発明の第62実施例である半導体装置の製造方法を説明するための図である(その2)。

図163は、本発明の第62実施例である半導体装置の製造方法を説明するための図である(その3)。

10 図164は、本発明の第70実施例である半導体装置を説明するための図である。

図165は、本発明の第63実施例である半導体装置の製造方法を説明するための図である。

図 1 6 6 は、本発明の第 7 1 実施例である半導体装置を説明する 15 ための図である。

図167は、本発明の第64実施例である半導体装置の製造方法を説明するための図である(その1)。

図168は、本発明の第64実施例である半導体装置の製造方法を説明するための図である(その2)。

20 図169は、本発明の第64実施例である半導体装置の製造方法を説明するための図である(その3)。

図170は、本発明の第64実施例である半導体装置の製造方法を説明するための図である(その4)。

図171は、本発明の第64実施例である半導体装置の製造方法を説明するための図である(その5)。

図172は、本発明の第72実施例である半導体装置を説明するための図である。

図173は、本発明の第65実施例である半導体装置の製造方法を説明するための図である(その1)。

20

25

図174は、本発明の第65実施例である半導体装置の製造方法を説明するための図である(その2)。

図175は、本発明の第65実施例である半導体装置の製造方法を説明するための図である(その3)。

5 図176は、本発明の第73実施例である半導体装置を説明する ための図である。

図177は、本発明の第66実施例である半導体装置の製造方法を説明するための図である。

10 発明を実施するための最良の形態

次に本発明の実施の形態について図面と共に説明する。

図1乃至図8は本発明の第1実施例である半導体装置の製造方法を製造手順に沿って示しており、また図9は本発明の第1実施例である半導体装置の製造方法により製造される半導体装置10を示している。

先ず、図9(A)及び(B)を用いて、図1乃至図8に示す製造方法により製造される本発明の第1実施例となる半導体装置10について説明する。半導体装置10は、大略すると半導体素子11,突起電極となるバンプ12,及び樹脂層13等によりなる極めて簡単な構成とされている。

半導体素子11(半導体チップ)は、半導体基板に電子回路が形成されたものであり、その実装側の面には多数のバンプ12が配設されている。バンプ12は、例えば半田ボールを転写法を用いて配設された構成とされており、外部接続電極として機能するものである。本実施例では、バンプ12は半導体素子11に形成されている。電極パッド(図示せず)に直接配設された構成とされている。

また、樹脂層 1 3 (梨地で示す)は、例えばポリイミド, エポキシ (PPS, PEK, PES, 及び耐熱性液晶樹脂等の熱可塑性樹脂)等の熱硬化性樹脂よりなり、半導体素子 1 1 のバンプ形成側面

WO 98/02919

5

15

20

25

の全面にわたり形成されている。従って、半導体素子11に配設されているバンプ12は、この樹脂層13により封止された状態となるが、バンプ12の先端部は樹脂層13から露出するよう構成されている。即ち、樹脂層13は、先端部を残してバンプ12を封止するよう半導体素子11に形成されている。

上記構成とされた半導体装置10は、その全体的な大きさが略半導体チップ11の大きさと等しい、いわゆるチップサイズパッケージ構造となる。従って、半導体装置10は、近年特に要求されている小型化のニーズに十分対応することができる。

10 また、上記したように半導体装置10は半導体素子11上に樹脂 層13が形成された構成とされており、かつこの樹脂層13は先端 部を残しバンプ12を封止した構造とされている。このため、樹脂 層13によりデリケートなバンプ12は保持されることとなり、

よってこの樹脂層13は従来用いられていたアンダーフィルレジン 6(図78参照)と同様の機能を奏することとなる。

即ち、樹脂層13により、半導体素子11,バンプ12,実装基板14,バンプ12と接続電極15との接合部位,及びバンプ12と半導体素子11との接合部位の破壊を防止することができる。

図9(B)は、半導体装置10を実装基板14に実装する方法を 説明するための図である。半導体装置10を実装基板14に実装す るには、実装基板14に形成されている接続電極15とバンプ12 を位置決めした上で実装を行なう。

この際、実装処理前において、半導体装置10には樹脂層13が 予め半導体素子11に形成された構成とされている。よって、半導 体装置10を実装基板14に実装処理する際、アンダーフィルレジ ンを半導体素子11と実装基板14との間に充填処理する必要はな くなり、これにより実装処理を容易とすることができる。

また、半導体装置10を実装基板14に実装する際、半田バンプ 12を接続電極15に接合するために加熱処理を行なうが、半導体

15

20

素子11に配設されたバンプ12は樹脂層13により保持されているため、半導体素子11と実装基板14との間に熱膨張差が発生しても確実に実装処理を行なうことができる。

更に、半導体装置10を実装基板14に実装した後に熱が印加されたような場合においても、半導体素子11と実装基板14との熱膨張差が発生しても、樹脂層13によりバンプ12は保持されているため、バンプ12と接続電極15との間で剝離が発生するようなことはない。よって、半導体装置10の実装における信頼性を向上させることができる。

10 続いて、上記構成とされた半導体装置10の製造方法(第1実施 例に係る製造方法)について、図1乃至図8を用いて説明する。

半導体装置10は、大略すると半導体素子形成工程,バンプ形成工程,樹脂封止工程,突起電極露出工程,及び分離工程等を実施することにより形成される。この各工程の内、半導体素子形成工程は、基板に対しエキシマレーザ技術等を用いて回路形成を行なう工程であり、またバンプ形成工程は転写法等を用いて回路形成された半導体素子11上にバンプ12を形成する構成である。

この半導体素子形成工程及びバンプ形成工程は、周知の技術を用いて実施されるものであり、本願発明の要部は樹脂封止工程以降にあるため、以下の説明では樹脂封止工程以降の各工程についてのみ説明するものとする。

図1乃至図5は樹脂封止工程を示している。

樹脂封止工程は、更に基板装着工程、樹脂層形成工程、及び離型工程に細分化される。樹脂封止工程が開始されると、先ず図1に示されるように、半導体素子形成工程及びバンプ形成工程を経ることにより多数の半導体素子11が形成された基板16(ウェハー)を半導体装置製造用金型20に装着する。

ここで、本発明の第1実施例となる半導体装置製造用金型20 (以下、単に金型20という)の構造について説明する。

25

金型20は、大略すると上型21と下型22とにより構成されている。この上型21及び下型22には、共に図示しないヒーターが内設されており、後述する封止樹脂35を加熱溶融しうる構成とされている。

5 上型21は、図示しない昇降装置により図中矢印乙1, Z2方向に昇降動作する構成とされている。また、上型21の下面はキャビティ面21aとされており、このキャビティ面21aは平坦面とされている。従って、上型21の形状は極めて簡単な形状とされており、安価に上型21を製造することができる。

10 一方、下型22は、第1の下型半体23と第2の下型半体24とにより構成されている。第1の下型半体23は、前記した基板16の形状に対応した形状とされており、具体的には基板16の径寸法より若干大きな径寸法に設定されている。基板16は、この第1の下型半体23の上面に形成されたキャビティ面25に装着される。本実施例では、この第1の下型半体23は固定された構成とされている。

また、第2の下型半体24は、第1の下型半体23を囲繞するよう略環状形状とされている。この第2の下型半体24は、図示しない昇降装置により、第1の下型半体23に対して図中矢印Z1,Z2方向に昇降動作する構成とされている。また、第2の下型半体24の内周壁はキャビティ面26とされており、このキャビティ面26の上部所定範囲には、離型性を向上させる面より傾斜部27が形成されている。

樹脂封止工程の開始直後の状態では、図1に示すように、第2の下型半体24は第1の下型半体23に対してZ2方向に上動した状態となっており、よって前記した基板16は第1及び第2の下型半体23,24が協働して形成する凹部(キャビティ)内に装着される。この際、基板16はバンプ12が形成された面が上側となるよう装着され、よって装着状態において基板16に形成されたバンプ

19 פלעווווט ל נו

10

15

25

PCT/JP97/02405

12は上型21と対向した状態となっている。

上記のように下型22に基板16を装着すると、続いて上型21の下部にフィルム30を歪みの無い状態で配設すると共に、基板16のバンプ12上に封止樹脂35を載置する。

5 フィルム30は、例えばポリイミド、塩化ビニール、PC、Pet,静分解性樹脂、合成紙等の紙、金属箔、若しくはこれらの複合材を用いることが可能であり、後述する樹脂成形時に印加される熱により劣化しない材料が選定されている。また本実施例で用いる

フィルム30は、上記の耐熱性に加え、所定の弾性を有する材料が選定されている。ここでいう所定の弾性とは、後述する封止時において、バンプ12の先端部がフィルム30内にめり込むことが可能な程度の弾性をいう。

一方、封止樹脂 3 5 は例えばポリイミド, エポキシ (PPS, PE EK, PE S及び耐熱性液晶樹脂等の熱可塑性樹脂)等の樹脂であり、本実施例においてはこの樹脂を円柱形状に成形した構成のものを用いている。また、封止樹脂 3 5 の載置位置は、図 2 (下型 2 2 の平面図である)に示されるように、基板 1 6 の略中央位置に選定されている。以上が、基板装着工程の処理である。

尚、上記した基板装着工程において、フィルム30を配設するタイミングは、下型22に基板16を装着した後に限定されるものではなく、下型22に基板16を装着する前に予めフィルム30を配設しておく構成としてもよい。

上記のように基板装着工程が終了すると、続いて樹脂層形成工程が実施される。樹脂層形成工程が開始されると、金型20による加熱により封止樹脂35が溶融しうる温度まで昇温したことを確認した上で(尚、封止樹脂35の高さが十分小さい場合は確認の必要はない)、上型21が21方向に可動される。

上型21をZ1方向に可動することにより、先ず上型21は第2の下型半体24の上面と当接する。この際、前記のように上型21

15

20

25

の下部にはフィルム30が配設されているため、上型21が第2の下型半体24と当接した時点で、図3に示されるように、フィルム30は上型21と第2の下型半体24との間にクランプされた状態30は上型21と第2の内には、前記した各キャビティ面2となる。この時点で、金型20内には、前記した各キャビティ面24a,25,26により囲繞されたキャビティ28が形成される。

また、封止樹脂35はZ1方向に動く上型21によりフィルム30を介して圧縮付勢され、かつ封止樹脂35は溶融しうる温度まで昇温されているため、同図に示されるように、封止樹脂35は基板16上にある程度広がった状態となる。

10 上型21が第2の下型半体24と当接すると、その後は上型21 及び第2の下型半体24はフィルム30をクランプした状態を維持 しつつ一体的にZ1方向に下動を行なう。即ち、上型21及び第2 の下型半体24は、共にZ1方向に可動する。

これに対し、下型22を構成する第1の下型半体23は固定された状態を維持するため、キャビティ28の容積は上型21及び第2の下型半体24のZ1方向の動きに伴い減少し、よって封止樹脂35はキャビティ28内で圧縮されつつ樹脂成形されることとなる(この樹脂成形法を圧縮成形法という)。

具体的には、基板16の中央に載置された封止樹脂35は加熱により軟化しており、かつ上型21の下動により圧縮されるため、封止樹脂35は上型21により押し広げられて中央位置より外周に向け進行してゆく。これにより、基板16に配設されているバンプ1とは、中央位置から順次外側に向けて封止樹脂35より封止されていく。

この際、上型21及び第2の下型半体24の可動速度が速いと圧縮成形による圧縮圧が高くなり、バンプ12に損傷が発生することが考えられ、また上型21及び第2の下型半体24の可動速度が遅いと、製造効率等の低下が発生する。従って、上型21及び第2の下型半体24の可動速度は、上記した相反する問題点が共に発生し

10

15

ない適正な可動速度に選定されている。

上記した上型21及び第2の下型半体24の下動は、クランプされたフィルム30が基板16に形成されたバンプ12に圧接される状態となるまで行なわれる。また、フィルム30がバンプ12に圧接された状態で、封止樹脂35は基板16に形成された全てのバンプ12及び基板16を封止するよう構成されている。 図4は、樹脂層形成工程が終了した状態を示している。樹脂層形成工程が終了した状態を示している。樹脂層形成工程が終了した状態を示している。樹脂層形成工程が終了した状態では、フィルム30は基板16に向け圧接されているため、バンプ12の先端部はフィルム30にめり込んだ状態となる。また、封止樹脂35が基板16の全面に配設されることにより、バンプ12を封止する樹脂層13が形成される。

また、封止樹脂35の樹脂量は予め計量されており、図4に示される樹脂層形成工程が終了した時点で、樹脂層13の高さがバンプ12の高さと略等しくなるよう設定されている。このように、封止樹脂35の樹脂量を予め過不足のない適正量に計量しておくことにより、樹脂層形成工程において金型20から余剰な樹脂35が流出したり、逆に樹脂35が少なくバンプ12及び基板16を確実に封止できなくなる不都合を防止することができる。

樹脂層形成工程が終了すると、続いて離型工程が実施される。この離型工程では、先ず上型21を22方向に動かす。この際、樹脂層13が第2の下型半体24に形成された傾斜部27と当接した位置は固着した状態となっているため、基板16及び樹脂層13は下型22に保持された状態となっている。このため、上型21を22方向に動かした場合、上型21のみがフィルム30から離脱し上動することとなる。

続いて、第2の下型半体24を第1の下型半体23に対してZ1 方向に若干量可動させる。図5の中心線より左側は、上型21が上動し、かつ第2の下型半体24が若干量Z1方向に動かした状態を示している。このように、第2の下型半体24を第1の下型半体2 WO 98/02919

5

10

20

25

3に対してZ1方向に可動させることにより、前記した傾斜部27 と樹脂層13とを離間させることができる。

このように傾斜部27と樹脂層13とが離間すると、続いて第2の下型半体24はZ2方向に可動を開始する。これにより、第2の下型半体24の上面はフィルム30と当接すると共に傾斜部27は樹脂層13の側壁と当接し、よって第2の下型半体24の上動に伴い基板16をZ2方向に向けて移動付勢する。

フィルム30は樹脂層13と固着した状態を維持しているため、フィルム30が可動付勢されることにより、樹脂層13が形成された基板16は第1の下型半体23から離脱する。これにより、図5の中心線より右側に示されるように、樹脂層13が形成された基板16は金型20から離型される。

尚、図5に示す例では第1の下型半体23と樹脂層13とが固着 した部分が存在するが、この固着領域は狭いため固着力は弱く、

15 よって第2の下型半体24がZ2方向に動かすことにより、樹脂層 13が形成された基板16を第1の下型半体23から確実に離型さ せることができる。 ...

上記のように本実施例に係る樹脂封止工程では、樹脂層13は樹脂層形成工程において金型20を用いて圧縮成形される。また、樹脂層13となる封止樹脂35は、従来(図78参照)のように半導体装置1と実装基板5との間の狭所に充塡されるのではなく、基板16のバンプ12が配設された面上に載置されモールド成形される。このため、樹脂層13を基板16のバンプ12が形成されている

面全体にわたり確実に形成することができ、また略バンプ12の高さと等しい狭い部分に確実に樹脂層13を形成することが可能となる。これにより、基板16に形成されている全てのバンプ12は樹脂層13により企てのバンプ12を確実に対止されるため、樹脂層13により全てのバンプ12を確実に保持することが可能となる。よって、図9を用いて説明した加熱時において、バンプ12と実装基板14との接合部

における破壊を確実に防止でき、半導体装置10の信頼性を向上させることができる。

また、前記したように、金型20を構成する下型22は、固定された第1の下型半体23と、この第1の下型半体23に対して昇降可能な構成とされた第2の下型半体24とにより構成されている。このため、樹脂層13を形成した後に第1の下型半体23に対し第2の下型半体24を昇降動作させることにより、金型20に離型機能を持たせることができ、樹脂層13が形成された基板16を容易に金型20から取り出すことができる。

10 上記した樹脂封止工程が終了すると、続いて突起電極露出工程が 実施される。 図6及び図7は突起電極露出工程を示している。樹脂封止工程が終了した時点では、図6に示されるように、フィルム 30は樹脂層13と固着した状態となっている。また、フィルム3 0は弾性可能な材料により構成されているため、樹脂層13が形成 された状態で、バンプ12の先端部はフィルム30にめり込んだ状態となっている。即ち、バンプ12の先端部は樹脂層13に覆われていない状態となっている(この状態を図6(B)に拡大して示す)。

本実施例に係る突起電極露出工程では、図7(A)に示されるように、樹脂層13に固着されたフィルム30を樹脂層13から剝離する処理を行なう。このようにフィルム30を樹脂層13から剝離することにより、図7(B)に拡大して示すように、フィルム30にめり込んだ状態とされていたバンプ12の先端部は樹脂層13から露出することとなる。よって、この露出されたバンプ12の先端部よることとなる。よって、この露出されたバンプ12の先端部に大いて実装処理を行なうことが可能となる。

このように、本実施例に係る突起電極露出工程は、単にフィルム30を樹脂層13から剝離するだけの簡単な処理である。このため、容易かつ効率よく突起電極露出処理を行なうことができる。

また、前記したようにフィルム30を金型20に装着する際、

WO 98/02919

5

20

25

フィルム30は歪みのないよう配設されており、かつ上型21の キャビティ面24aは平坦な形状とされている。更に、フィルム3 0は均一な品質を有しており、その全面において均一な弾性特性を 有している。従って、樹脂封止工程においてバンプ12がフィルム 30にめり込む際、そのめり込み量は均一となる。

これにより、突起電極露出工程でフィルム30を樹脂層13から 剝離した際、樹脂層13から露出するバンプ12の露出量は均一と なり、半導体装置10の品質の一定化、及び実装時における接続電 極15との接合性の均一化を図ることができる。

10 尚、上記した説明では、突起電極露出工程でフィルム30を樹脂層13から剝離した際、樹脂層13から完全にバンプ12が露出する構成を示したが、フィルム30を剝離した状態でバンプ13の先端が極薄くではあるが樹脂膜(封止樹脂35)により覆われた構成としてもよい、この構成とする事により、樹脂膜はデリケートな性としてもよい、この構成とする事により、樹脂膜はデリケートな性とでもあるバンプ13の上端部を保護するため、バンプ13が外気と接触することにより酸化が発生する等の劣化を防止することができる。

また、バンプ13を実装基板に実装する際は、この樹脂膜は不要となるため除去する必要がある。この樹脂膜を除去するタイミングは、実装基板に実装する前であればどのタイミングで行なってもよい。

上記した突起電極露出工程が終了すると、続いて分離工程が実施される。

図8は分離工程を示している。同図に示されるように、分離工程では基板16を半導体素子11毎にダイサー29を用いて樹脂層13と共に切断する。これにより、先に説明した図9に示される半導体装置10が製造される。

尚、ダイサー29を用いたダイシング処理は、半導体装置の製造 工程において一般的に採用されているものであり、特に困難を伴う

25

PCT/JP97/02405

ものではない。また、基板16には樹脂層13が形成されているが、 ダイサー29は樹脂層13をも十分に切断することができる能力を 有している。

続いて、図10を用いて本発明の第2実施例である半導体装置の製造方法及び本発明の第2実施例である半導体装置製造用金型20A(以下、単に金型20Aという)ついて説明する。尚、図10において、先に図1乃至図9を用いて説明した第1実施例に係る構成と同一構成については、同一符号を附してその説明を省略する。

先ず、本実施例に係る金型20Aについて説明する。

10 本実施例に係る金型 2 0 A も大略すると上型 2 1 と下型 2 2 A とにより構成されている。上型 2 1 及び下型 2 2 A を構成する第 1 の下型半体 2 3 は第 1 実施例に示したものと同一構成とされている。しかるに本実施例では、第 2 の下型半体 2 4 A に余剰樹脂を除去する余剰樹脂除去機構 4 0 を設けたことを特徴とするものである。

15 余剰樹脂除去機構40は、大略すると開口部41,ポット部42,及び圧力制御ロッド43等により構成されている。開口部41は第2の下型半体24Aに形成された傾斜部27の一部に形成された開口であり、この開口部41はポット部42と連通した構成とされている。

20 ポット部42はシリンダ構造を有しており、このポット部42の内部にはピストン構造とされた圧力制御ロッド43が摺動可能に装着されている。この圧力制御ロッド43は、図示しない駆動機構に接続されており、図中矢印Ζ1、Ζ2方向に第2の下型半体24Aに対して昇降動作可能な構成とされている。

続いて、上記構成とされた余剰樹脂除去機構40を具備した金型20Aを用いて実施される、本発明の第2実施例に係る半導体装置の製造方法について説明する。尚、第2実施例では半導体製造工程の内、樹脂封止工程に特徴を有しているため、この樹脂封止工程についてのみ説明するものとする。

5

10

15

25

本実施例に係る樹脂封止工程が開始されると、基板装着工程が実施される。基板装着工程では、図10(A)に示されるように基板16を金型20Aに装着する。

同図に示されるように、樹脂封止工程の開始直後の状態では、第2の下型半体24Aは第1の下型半体23に対してZ2方向に可動した状態となっており、また余剰樹脂除去機構40を構成する圧力制御ロッド43はZ2方向の定位置に移動した状態となっている。

上記のように下型22Aに基板16を装着すると、続いて上型21の部分24aにフィルム30を配設すると共に、基板16又は基板16のバンプ12上に封止樹脂35を載置する。

上記の基板装着工程が終了すると、続いて樹脂層形成工程が実施される。樹脂層形成工程が開始されると上型21はZ1方向に可動され、これにより図10(B)に示されるように、上型21と第2の下型半体24Aとは当接してフィルム30はクランプされた状態となる。

この時点で、金型20A内には各キャビティ面24a,25,2 6により囲繞されたキャビティ28が形成されるが、前記した余剰 樹脂除去機構40を構成する開口部41は、このキャビティ28に 開口した状態となっている。

20 上型21が第2の下型半体24Aと当接すると、その後は上型2 1及び第2の下型半体24Aはフィルム30をクランプした状態を 維持しつつ一体的にZ1方向に可動を行なう。これにより、樹脂3 5はキャビティ28内で圧縮されつつ樹脂成形される。

この際、バンプ12に対する損傷の発生を防止し、かつキャビティ28の全領域に適正に樹脂35を充塡するためには、上型21及び第2の下型半体24AのZ1方向速度を適正な可動速度に選定する必要があることは前述した通りである。上型21及び第2の下型半体24AのZ1方向速度を適正化することは、換言すればキャビティ28内における樹脂35の圧縮圧力を適正化することと等価

20

である。

本実施例では、金型20Aに余剰樹脂除去機構40を設けることにより、上型21及び第2の下型半体24AのZ1方向速度に加え、圧力制御ロッド43を駆動することによっても樹脂35の圧縮圧力を制御しうる構成とされている。よって、圧力制御ロッド43がZ2方向に作用する力を小さくすることによりキャビティ28内における封止樹脂35の圧力は低くなり、また圧力制御ロッド43がZ2方向に作用する力を大きくすることによりキャビティ28内における封止樹脂35の圧力は高くなる。

10 例えば、封止樹脂 3 5 の樹脂量が形成しようとする樹脂層 1 3 の容量よりも多く、余剰樹脂によりキャビティ 2 8 内の圧力が上昇した場合には、適正な樹脂成形が行なえなくなるおそれがあるが、このような場合には、図 1 0 (C)に示されるように、余剰樹脂除去機構 4 0 の圧力制御ロッド 4 3 を Z 1 方向に下動させることにより、余剰樹脂を開口部 4 1 を介してポット部 4 2 内に除去することができる。

よって、余剰樹脂除去機構40を設けることにより、樹脂層13の形成時に余剰樹脂の除去処理を同時に行うことができ、常に既定の圧縮力で樹脂成形することが可能となり、樹脂層13の形成を適正に行なうことができる。また、余剰樹脂が金型20Aから漏洩することを防止することができると共に、封止樹脂35の計量精度は第1実施例に比べて低くてもかまわないため封止樹脂35の計量の容易化を図ることができる。

樹脂層形成工程が終了し樹脂層13が形成されると、続いて離型工程が実施される。この離型工程における金型20Aの動作は、基本的には第1実施例と同様である。即ち、先ず上型21をZ2方向に可動させると共に、第2の下型半体24Aを第1の下型半体23に対してZ1方向に若干量可動させる。

図10(D)の中心線より左側は、上型21がZ2方向に可動し、

かつ第2の下型半体24Aが若干量Z1方向に可動した状態を示している。このように、第2の下型半体24Aを第1の下型半体23に対してZ1方向に可動させることにより、前記した傾斜部27と樹脂層13とを離間させることができる。

5 また、本実施例の場合には、余剰樹脂除去機構40を設けることにより、開口部41の形成位置に余剰樹脂を除去したことによりバリが発生しているおそれがあるが、このバリも第2の下型半体24 AがZ1方向に可動することにより除去することができる。

このように傾斜部27と樹脂層13とが離間すると、続いて第2の下型半体24AはZ2方向に可動を開始し、ここれにより第2の下型半体24Aの上面はフィルム30に当接すると共に傾斜部27は再び樹脂層13と当接し、基板16は金型20Aから離間する方向に移動付勢される。これにより、図10(D)の中心線より右側に示されるように、樹脂層13が形成された基板16は金型20Aから離型される。

また本実施例に係る製造方法では、樹脂成形時においてキャビティ28内の圧力を既定圧力に制御するとができるため、樹脂35内に空気が残留し樹脂層13に気泡(ボイド)が発生することを防止できる。いま、仮に樹脂層13に気泡が発生した場合を想定すると、加熱処理時にこの気泡が膨張して樹脂層13にクラック等の損傷が発生するおそれがある。

20

25

しかるに、上記のように余剰樹脂除去機構40を設けることにより、樹脂層13に気泡が発生することを防止できるため、加熱時に樹脂層13に損傷が発生するおそれれはなく半導体装置10の信頼性を向上させることができる。

続いて、本発明の第3及び第4実施例に係る半導体装置の製造方 法について説明する。

図11は本発明の第3実施例に係る半導体装置の製造方法を示しており、また図12は本発明の第4実施例に係る半導体装置の製造

10

15

20



方法を示している。 尚、図11において図1乃至図9を用いて説明した第1実施例に係る構成と同一構成については同一符号を附してその説明を省略し、また図12において図10を用いて説明した第2実施例に係る構成と同一構成については同一符号を附してその説明を省略する。

第3及び第4実施例に係る製造方法は、フィルム30を用いずに 樹脂層13を形成したことを特徴とするものである。このため、図 11(A)及び図12(A)に示されるように、前記した第1及び 第2実施例と異なり基板装着工程においては、上型21の部分24 aにフィルム30は配設されてない。

従って、基板装着工程に続き実施される樹脂層形成工程では、図11(B),(C)及び図12(B),(C)に示されるように、上型21が直接封止樹脂35を押圧し圧縮成形処理を行なうこととなる。しかるに、上型21のキャビティ面24aは平坦面とされているため、良好な状態で樹脂層13の成形処理を行なうことができる。尚、剝離工程における処理は、前記した第1または第2実施例における処理と同一であるため、その説明は省略する。

上記のように、フィルム30を配設しない構成としても、樹脂層13を形成することができる。但し、第3及び第4実施例による製造方法では、フィルム30を設けていないため、樹脂層13が形成された状態でバンプ12は完全に樹脂層13に埋設された状態となる。

このため、樹脂封止工程を終了した後に実施される突起電極露出 工程で、バンプ12の先端部のみを露出させるための処理が別個必 要となる。尚、このバンプ12の先端部のみを露出させるための処 理については、説明の便宜上後述するものとする。

続いて、本発明の第5実施例である半導体装置の製造方法を説明 する。

図13及び図14は、本発明の第5実施例である半導体装置の製

5

10

15

20

25

造方法を示している。尚、図13及び図14において図1乃至図9 を用いて説明した第1実施例に係る構成と同一構成については同一 符号を附してその説明を省略する。

本実施例に係る製造方法では、基板装着工程で金型20に基板16を装着する前に、図13(A)に示されるように、第1の下型半体23に補強板50を装着しておくことを特徴とするものである。この補強板50は所定の機械的強度及び放熱性を有する材料が選定されており、具体的には例えばアルミニウム製の板材により構成されている。また、補強板50の径寸法は、基板16の径寸法より若干大きくなるよう設定されている。また、この補強板50の表面には、熱硬化性の接着剤(図示せず)が塗布されている。

上記構成とされた補強板50の金型20への装着は、単に第1の 下型半体23上に補強板50を載置するだけの作業であるため、極 めて容易に行なうことができ、補強板50を設けても樹脂封止工程 が面倒となるようなことはない。

続いて、樹脂封止工程における補強板50の機能について説明する。

基板装着工程が終了し樹脂層形成工程が開始されると、前記したように上型21及び第2の下型半体24がZ1方向に可動し、封止樹脂35によるバンプ12の封止処理が開始される。この時、金型20は封止樹脂35が溶融しうる程度の温度まで昇温されている。また、前記した熱硬化性の接着剤は、比較的低い温度で熱硬化する材質に選定されている。従って、樹脂層形成工程が開始後、比較的短時間で補強板50は基板16に接着し一体化する。尚、補強板50は、予め基板16に接着しておく構成としてもよい。

ところで、図13(B), (C)に示されるように、本実施例においても樹脂層13の形成は、圧縮成形法を用いて行なわれる。この圧縮成形法により樹脂層13を形成する方法では、上型21により封止樹脂35及び溶融した樹脂35を押圧するため、基板16に

10

PCT/JP97/02405

は大きな圧力が作用する。

また、樹脂層13を形成するためには封止樹脂35を溶融させる必要があり、このため金型20にはヒーターが組み込んである。このヒーターが発生する熱は金型20内に装着された基板16にも印加される。従って、基板16は、上記した圧縮形成による圧力及びヒーターが発生する熱により変形する可能性がある。 しかるに本実施例では、基板装着工程において基板16を金型20に装着前に補強板50を装着しておき、この補強板50を基板16に接合する構成としているため、樹脂層形成工程において基板16は補強50により補強された構成となっている。このため、圧縮形成による圧力やヒーターによる熱が基板16に印加されても、基板16の変形することを防止でき、よって製造される半導体装置の歩留りを向上させることができる。

図14は、樹脂層13の形成が終了し、金型20から離型された 状態の基板16を示している。同図に示されるように、基板16を 金型20から離型した状態において、補強板50は基板16に接着 された状態を維持している。そして、樹脂層形成工程が終了した後 に実施される分離工程(図8参照)で、この補強板50も合わせて ダイサー29により切断される。

20 これにより、個々の半導体装置にも補強板50は配設された構成となる。また前記したように、補強板50は放熱性の良好な材料が選定されているため、個々の半導体装置に分離された後において、補強板50は放熱板として機能することとなる。このため、本実施例に係る製造方法により製造される半導体装置の放熱特性を向上させることができる。

図15万至図17は、前記した各実施例の変形例を示している。 尚、各図において図1万至図9を用いて説明した第1実施例に係る 構成と同一構成については同一符号を附してその説明を省略する。 前記した各実施例においては、封止樹脂して封止樹脂35を用い、

10

15

20

25

これを金型20,20Aに装着された基板16上に載置して樹脂封止を行なう構成としていた。図15乃至図17の示す変形例は、封止樹脂の他の供給態様を示すものである。

図15に示す例では、封止樹脂としてシート状樹脂51を用いた 5 ことを特徴とするものである。このようにシート状樹脂51を用い ることにより、確実に基板16の全体に樹脂層13を形成すること ができる。

また、基板16の中央に封止樹脂35を配置し場合には、溶融した樹脂が中央から端部に向け流れる必要があるため、成形時間を長く要してしまう。これに対しシート状樹脂51は、基板16の上部を覆うように配設されるため、溶融した樹脂は流れることなく直接下部に位置するバンプ12を封止することとなる。このため、樹脂封止処理に要する時間を短縮できるため、樹脂封止工程の時間短縮を図ることができる。

また、図16に示す例では、封止樹脂として液状樹脂52を用いたことを特徴とするものである。液状樹脂52は流動性が高いため、 短時間で確実にバンプ12を封止することができる。

更に、図17に示す例では、樹脂封止工程の実施前に予め封止樹脂35Aをフィルム30に接着剤53を用いて配設しておくことを特徴とするものである。尚、封止樹脂35を溶融した上で、フィルム30にこの封止樹脂35を配設し、その後に固化させることによりフィルム30に封止樹脂35を配設した構成としてもよい。

このように、封止樹脂 3 5 A を基板 1 6 上ではなくフィルム 3 0 に配設しておくことにより、基板装着工程において、フィルム 3 0 の装着作業と封止樹脂 3 5 A の装塡作業を一括的に行なうことができ、基板装着作業の効率化を図ることができる。

続いて、本発明の第6実施例である半導体装置の製造方法について説明する。 図18は、第6実施例である製造方法における樹脂 対止工程を示している。尚、図18において、図1乃至図9を用い .. ✓ YU/UZY19

5

PCT/JP97/02405

て説明した第1実施例に係る構成と同一構成については同一符号を 附してその説明を省略する。

先に、図17を用いて樹脂封止工程の実施前に予め封止樹脂35 Aをフィルム30に1個のみ配設しておく方法について説明した。 これに対し本実施例では、封止樹脂35Aをフィルム30に所定の 間隔をおいて多数連続的に配設したことを特徴とするものである。 また、フィルム30は、図示しない搬送装置により図中矢印方向に 搬送される構成とされている。

図18(A)において、金型20より左側に位置するのは、樹脂層13が形成された基板16であり、樹脂層13がフィルム30に 固着することにより、基板16もフィルム30に装着された状態となっている。また、金型20の内部に位置する封止樹脂35Aは、今回樹脂封止処理が行なわれるものである。更に、金型20より右側に位置する封止樹脂35Aは、次回の樹脂封止処理において用いられるものである。

図18(A)に示す状態は、基板装着工程が終了した状態を示しており、既に基板16は金型20に装着された状態となっている。また、本実施例では、基板16を装着する前に補強板50を装着する方法を例に挙げている。

20 基板装着工程が終了し樹脂封止工程が開始されると、図18(B)に示すように、上型21及び第2の下型半体24はZ1方向に可動し、封止樹脂35Aによりバンプ12を封止する処理が行なわれる。そして、更に上型21及び第2の下型半体24がZ1方向に可動することにより、図18(C)に示されるように、基板16上に樹脂層13が形成される。

樹脂封止工程が終了すると、先に図5を用いて説明したと同様の離型工程が実施され、樹脂層13が形成された基板16は金型20から離型される。この際、前記したように樹脂層13がフィルム30に固着することにより、基板16もフィルム30に装着された状

10

15

20

25

態となっている。

上記のように樹脂封止工程が終了すると、続いてフィルム30の 搬送装置が起動し、フィルム30は次の封止樹脂35Aが金型20 に装着される位置まで搬送される。また、このフィルム30による 搬送操作と共に、金型20に対し補強板50及び基板16(樹脂層 13が形成されていないもの)が金型20に装着され(即ち、基板 装着工程を実施し)、これにより再び図18(A)に示す状態とな る。以降、上記した処理を繰り返し実施する。

上記のように、本実施例に係る方法によれば、封止樹脂35Aを 樹脂封止処理時に邪魔にならない程度の間隔で離間配設しておき、 樹脂封止処理が終了した時点でフィルム30を移動させ、次に樹脂 封止処理を行なう封止樹脂35Aを金型20に自動装着することに より、連続的に樹脂封止工程を実施することが可能となり、よって 半導体装置の製造効率を向上させることができる。

続いて、本発明の第7実施例である半導体装置の製造方法を説明 する。

図19乃至図21は、第7実施例である半導体装置の製造方法を 説明するための図である。尚、図19乃至図21において、図1乃 至図9を用いて説明した第1実施例に係る構成と同一構成について は同一符号を附してその説明を省略するものとする。

前記した第1実施例に係る製造方法では、フィルム30として弾 性変形可能な材質のものを選定し、よって樹脂封止工程における圧 縮成形時においてバンプ12の先端部をフィルム30にめり込ませ ることにより、突起電極露出工程でフィルム30を樹脂層13から 剝離するだけでバンプ12の先端部を露出させる構成としていた。

しかるに、バンプ12の先端部が適宜量だけめり込むような弾性 を有したフィルム30の選定は困難である。また、図18に示した ようにフィルム30を搬送用のキャリアとしても用いた場合には、 弾性変形可能なフィルム30では搬送時に伸縮してしまい、基板1

25

6及び封止樹脂 3 5 A の搬送処理を適正に行なえないおそれがある。 そこで、このような問題点を解決するためには、弾性変形を行な わないか、或いは弾性変形を殆ど行なわない(以下、まとめて「弾

性変形しない」と記載する)フィルム30Aを用いる必要が生じる。本実施例では、フィルム30Aとして弾性変形しない材質が選定されている。しかるに、フィルム30Aとして弾性変形しない材質を用いても、樹脂封止工程で行なわれる処理は図1乃至図5で説明したと同様に実施することができる。

図19乃至図21は、本実施例における突起電極露出工程を示している。樹脂封止工程が終了した時点では、図19に示されるように、フィルム30Aは樹脂層13と固着した状態となっている。しかるに、フィルム30Aは弾性変形しない材料により構成されているため、樹脂層13が形成された状態でバンプ12はフィルム30にめり込んだ状態とはなっておらず、従ってバンプ12は樹脂層13にその全体が封止された状態となっている(この状態を図19(B)に拡大して示す)。

この状態において、図20(A)に示されるように樹脂層13に固着されたフィルム30Aを樹脂層13から剝離する処理を行なう。しかるに、フィルム30Aを樹脂層13から剝離しても、図20

20 (B) に拡大して示すように、バンプ12はその全体が樹脂層13 に封止された状態を維持する。

また、この図20(B)に示されるバンプ12の全体が樹脂層13に封止された状態は、先に図11及び図12を用いて説明したフィルム30,30Aを用いない樹脂封止工程を実施した場合においても発生する。

このように、バンプ12の全体が樹脂層13に封止された状態では、これを分離処理し半導体装置を形成しても、実装基板14との電気的接続を行なえない。よって、バンプ12の先端部を樹脂層13から露出させるための処理が必要となる。図21(A)は、バン

5

10

15

20

25

プ12の先端部を樹脂層13から露出させるための方法を示している。

本実施例では、図21(A)に示されるように、バンプ12の先端部を樹脂層13から露出させる手段としてレーザ照射装置60を 用いている。レーザ照射装置60としては、例えば樹脂に対する加工性の良好な炭酸ガスレーザの使用が考えられる。

また、レーザ照射装置60による樹脂層13の切削深さは、レーザ照射装置60のエネルギーを適宜設定することにより調整することができる。よって、樹脂層13から露出させるバンプ12の先端量を精度よく設定することができる。

図21(A)に示されるように、レーザ照射装置60を用いてレーザ光を樹脂層13上で操作させることにより、全てのバンプ12の先端部を樹脂層13から露出させることができる。図21(B)は、レーザ加工処理が終了し、樹脂層13からバンプ12の先端部が露出した状態を示している。

このように、バンプ12の先端部を樹脂層13から露出させる処理を行なうことにより、フィルム30Aとして弾性変形しない材質のものを用いても、また図11及び図12を用いて説明したフィルのものを用いない樹脂封止工程を実施した場合であっても、ム30、30Aを用いない樹脂封止工程を実施した場合であっても、実装基板14に対し適正に実装処理を行なうことができる半導体装置を製造することができる。

尚、バンプ12の先端部を樹脂層13から露出させる処理は、 レーザ光照射に限定されるものではなく、その他にエキシマレーザ, エッチング、機械研磨、及びブラスト等の利用が考えられる。この 場合、エキシマレーザを用いた場合には、容易かつ精度よく突起電 極の先端部を露出させることができる。また、エッチング、機械研 磨或いはブラストを用いた場合には、安価に突起電極の先端部を露 出させることができる。

続いて、本発明に係る半導体装置製造用金型の他実施例について

図22乃至図25を用いて説明する。

اد.. زید د ۱۱۰۱ د

5

10

25

図22は、本発明の第3実施例である半導体装置製造用金型20 C(以下、金型20Cという)を示している。尚、以下説明する図 22乃至図25において、図1に示した第1実施例に係る金型20 と同一構成については同一符号を附してその説明を省略する。

本実施例に係る半導体装置製造用金型20Cは、第1の下型半体23Cの基板16が載置される部位に、この基板16を第1の下型半体23Cに固定或いは離型させる固定・離型機構70を設けたことを特徴とするものである。この固定・離型機構70は、大略すると多孔質部材71、吸排気装置73、び配管74等により構成されている。

多孔質部材71は、例えば多孔質セラミック或いは多孔質金属、 多孔質樹脂等により構成されており、その内部を気体(例えば空 気)が通過できる構成とされている。

15 また、多孔質部材 7 1 の下部には配管 7 3 が形成されており、この配管 7 3 は集合された上で給排気装置 7 2 に接続された構成とされている。給排気装置 7 2 は例えばコンプレッサ又は負圧発生装置であり、配管 7 3 に対して圧縮空気を供給する圧送モードと、配管 7 3 に対して吸引処理を行なう吸引モードとに切替え処理を行いうる構成とされている。

従って、給排気装置72が圧送モードとなることにより、圧縮空気は配管73を介して多孔質部材71に供給され、多孔質部材71より外部に噴射される。この時、第1の下型半体23Cに基板16が載置されている場合には、基板16は離脱方向に付勢されることとなる。この状態は、図22に中心線より右側に図示される状態であり、以下この状態を離型状態という。

一方、給排気装置72が吸引モードとなることにより、給排気装置72は配管73を介して吸引処理を行なう。よって、この吸引処理により発生する負圧は多孔質部材71に以下される。この時、第

1の下型半体23Cに基板16が載置されている場合には、基板1 6は多孔質部材71に向け吸引されることとなる。この状態は、図 22に中心線より左側に図示される状態であり、以下この状態を固 定状態という。

上記のように、金型20Cに固定・離型機構70を設けることに 5 より、固定状態においては、基板16は第1の下型半体23Cに固 定されるため、樹脂封止処理において基板16に反り等の変形が発 生することを防止することができる。また、基板 1 6 が持つ固有の 反りを矯正することもできる。更に、離型状態となっている時には、 基板16は第1の下型半体23Cから離脱付勢されるため、基板1 10

6の金型20℃からの離型性を向上させることができる。

図23は、本発明の第4実施例である半導体装置製造用金型20 D(以下、金型20Dという)を示している。

前記した第1実施例に係る金型20では、第1の下型半体23が 固定されており、第2の下型半体24が第1の下型半体23に対し て昇降動作する構成とされていた。これに対し、本実施例に係る金 型20Dは、第2の下型半体24Dが固定されており、第1の下型 半体23Dが第2の下型半体24Dに対して昇降動作する構成とし たことを特徴とするものである。

本実施例のように、第1の下型半体23Dが第2の下型半体24 20 Dに対して昇降動作する構成としても、離型工程において確実に樹 脂層13が形成された基板16を金型20から離型させることがで きる。尚、図23において、中心線より左側に示されるのが第1の 下型半体23Dが上動した状態であり、また中心線より右側に示さ れるのが第1の下型半体23Dが下動した状態である。 25

図24は、本発明の第5実施例である半導体装置製造用金型20 E (以下、金型20Eという)を示している。

前記した第1実施例に係る金型20では、第2の下型半体24の 内周側壁には傾斜部27を形成することにより離型性を向上させる WU 98/02919 1 C 1/31 9 //024

5

20

25

構成とされていた。これに対し、本実施例に係る金型20Eは、キャビティ28を形成した状態において、第1の下型半体23の上部の面積よりも第2の下型半体24Eで囲繞される面積が広くなる部分を有する構成とすることにより、第2の下型半体24Eが第1の下型半体23と接する部位に矩形状の段差部74が形成された構成となっている。

上記のように、第2の下型半体24Eに段差部74を形成しても 離型性を向上させることができ、また段差部74の形状が略矩形状 であるため段差部74の形成を容易に行なうことができる。

10 尚、図24において、中心線より左側に示される状態は、樹脂層 13から離脱するために第2の下型半体24Eが樹脂封止位置から 下動した状態であり、また中心線より右側に示されるのは、第2の 下型半体24Eが上動して樹脂層13が形成された基板16が金型 20Eから離型した状態である。

15 図 2 5 は、本発明の第 6 実施例である半導体装置製造用金型 2 0 F (以下、金型 2 0 F という)を示している。

本実施例に係る金型20Fは、上型21F,下型22F(第1の下型半体23F,第2の下型半体24F)の樹脂層13との接触面に、付着処理膜75を形成したことを特徴とするものである。この付着処理膜75は、樹脂層13となる樹脂とは付着しない材料が選定されているため、よって離型時において容易に樹脂層13が形成された基板16を金型20Fから離型させることができる。

図76及び図77は、第6実施例の変形例を示している。図76 は、第1の下型半体23の上面の面積に対し基板16の面積が小さい場合、第1の下型半体23の上面にフィルム30Dを配設したものである。これにより、封止樹脂35と第1の下型半体23とが直接接触する面積を小さくすることができ、離型性を向上させることができる。

尚、本実施例において、先に図22を用いて説明したような吸引

処理を行なう場合には、予めフィルム30Dの必要箇所に小孔(真空用孔)を形成しておけばよい。

また、図77は、第1の下型半体23の上面の面積と基板16の 面積とが略等しくされた構成を示している。前記した各実子例では、 第1の下型半体23の上面の面積に対し基板16の面積が小さい構 成であったため、樹脂封止処理が行なわれると、樹脂層13は基板 16の側部位置(側面部)にも配設された構成となっていた。

5

10

15

20

25

これに対し、第1の下型半体23の上面の面積と基板16の面積 を略等しくすることにより、樹脂層13は基板16の上面のみに形成される構成となる。このように、基板16の使用形態に応じ、樹脂層13を基板16の上面のみ、或いは上面部に加え側面部を含む範囲に選択的に配設することが可能となる。

尚、図77の構成では、離型性を向上させる機構としては、上型21に関してはフィルム30を用い、また下型22に関しては不着処理膜75(図25参照)を用いた。

続いて、本発明の第2及び第3実施例である半導体装置について 説明する。

図26は本発明の第2実施例である半導体装置10Aを示しており、また図27は本発明の第3実施例である半導体装置10Bを示している。尚、図26及び図27において図9に示した第1実施例に係る半導体装置10と対応する構成については同一符号を附して説明する。

第2実施例に係る半導体装置10Aは、ステージ部材80に複数の半導体素子11を搭載しモジュール化された構成とされている。また、樹脂層13は先端部を残しバンプ12を封止すると共に、各半導体素子11の側部までも封止した構成とされている。更に、ステージ部材80は放熱性の良好な材料(例えば、銅またはアルミニウム)により形成されている。

上記構成とされた半導体装置10Aは、ステージ部材80として

PCT/JP97/02405

放熱性の良好な材料を用いているため、複数の半導体素子11を搭載しても高い放熱性を維持することができる。

また、第3実施例に係る半導体装置10Bは、図26に示される 半導体装置10Aにおいて、ステージ部材80の外周側部にダム部 81を形成したことを特徴とするものである。このダム部81のス テージ部材80の素子搭載面からの高さH2(図27中、矢印で示 す)は、半導体素子11の素子搭載面からの高さH1(図中、矢印 で示す)に対して高くなるよう構成されている。

5

10

15

25

更に、ダム部 8 1 のステージ部材 8 0 の素子搭載面からの高さH 2 は、半導体素子 1 1 の素子搭載面からバンプ 1 2 の先端部までの高さH 3 (図中、矢印で示す)に対して所定量低くなるよう構成されている。

上記構成とすることにより、ダム部81とステージ部材80とにより構成される凹部内に樹脂層13を形成するために樹脂を充塡すると、ダム部81の上端まで樹脂を充塡した時点でバンプ12の先端部を残しバンプ12を封止することができる。よって、バンプ12の先端部を露出させた状態の樹脂層13を容易に形成するとができる。

また、上記した第2及び第3実施例に係る半導体装置10A, 1 0 Bにおいて、樹脂層13の上面に追加配線を形成することにより、 複数の半導体素子11をこの追加配線により相互接続して機能化さ せることができる。

続いて、本発明の第8実施例について説明する。図28は、第8 実施例に係る半導体装置の製造方法を説明するための図であり、樹 脂封止工程が終了した状態の基板16を示している。また、図28 (A)は基板16の全体図であり、図28(B)は基板16の部分 拡大図である。尚、図28において、図1乃至図9を用いて説明し た第1実施例に係る構成と同一構成については同一符号を附してそ の説明を省略するものとする。

10

15

20

25

前記した第1実施例に係る半導体装置の製造方法では、樹脂層13を一種類の封止樹脂35により形成した構成とされていた。ところで、この樹脂層13には種々の機能が要求されており、例えば基板16を保護する点からは樹脂層13は硬質樹脂の方が望ましく、また実装時等においてバンプ12に印加される応力を緩和する点からは樹脂層13は軟質樹脂の方が望ましい。しかるに、これらの要求を一種類の樹脂で全て満足させることは、実際には不可能である。そこで、本実施例では、樹脂封止工程で用いられる封止樹脂とし

て、、平夫旭別では、四旭 日上上任 C R V られる日上 国 B C C 、 異なる特性を有する複数の封止樹脂を用い、よって複数 (本実施例では2種)の樹脂層13A、13Bを形成することを特徴とするものである。図28に示す例では、樹脂層13Aと樹脂層13B を積み重ねて積層した構造を示している。

このように、複数の樹脂層 1 3 A, 1 3 Bを形成するには、樹脂 封止工程で先ず金型内に樹脂層 1 3 A となる封止樹脂を装填して樹脂層 1 3 A を形成し、次にて金型内に樹脂層 1 3 B となる封止樹脂 を装填して樹脂層 1 3 Bを形成する。或いは、予め樹脂層 1 3 A と なる封止樹脂の上部に樹脂層 1 3 B となる封止樹脂を積層した構造 の封止樹脂を作成しておき、1回の樹脂封止処理で樹脂層 1 3 A 及 び樹脂層 1 3 Bを一括的に形成する方法を用いてもよい。

本実施例のように複数の樹脂層 1 3 A, 1 3 Bを基板 1 6 に積層 することにより、例えば外側に位置する樹脂層 1 3 Bとして硬質樹脂を用い、また内側に位置する樹脂層 1 3 Aとして軟質樹脂を用いることが可能となる。この構成とした場合、基板 1 6 は硬質樹脂よりなる樹脂層 1 3 Bにより確実に保護される構成となり、また実装時等にバンプ 1 2 に印加される応力は軟質樹脂よりなる樹脂層 1 3 Aにより吸収することができる。よって、本実施例に係る製造方法で製造される半導体装置の信頼性を向上させることができる。

続いて、本発明の第9実施例について説明する。

図29は、第9実施例に係る半導体装置の製造方法を説明するた

めの図である。尚、図29において、図1乃至図9を用いて説明した第1実施例に係る構成と同一構成については同一符号を附してその説明を省略するものとする。

本実施例においても、前記した第8実施例と同様に樹脂封止工程で用いられる封止樹脂として、異なる特性を有する複数(本実施例では2種)の封止樹脂を用いたことを特徴としている。しかるに、前記した第8実施例では互いに異なる樹脂層13A,13Bを積層した構造であったが、本実施例では樹脂層13Bを基板16の外周位置に配設し、この樹脂層13Bに囲繞される部分に樹脂層13Aを配設した構造としたことを特徴としている(図29(C)参照)。以下、本実施例における半導体装置の製造方法について説明する。

5

10

15

図29(A)は、本実施例に係る半導体装置の製造方法における 樹脂封止工程を示している。本実施例に係る樹脂封止工程で用いる 金型20Gは、第1実施例において図1を用いて説明した金型20 の構造に対して上下が逆となった構造を有しているが、説明の便宜 上、金型20Gの各構成は第1実施例で説明した金型20と対応し た符号及び名称で示している。また、本実施例では、前記した第5 実施例と同様に補強板50を有した構造となっている。

補強板50は第1の下型半体23に装着されており、また補強板50の下面(基板16と対向する面)には、樹脂層13Aとなる封止樹脂35A及び樹脂層13Bとなる封止樹脂35Bが予め配設されている。この樹脂層13Bとなる封止樹脂35Bは補強板50の外周位置に配設されており、また樹脂層13Aとなる封止樹脂35Aは封止樹脂35Bに囲繞されるようにその内部に配設されている。更に、バンプ12が形成された基板16は、フィルム30を介して上型21上に載置されている。

上記のように基板 1 6 及び封止樹脂 3 5 A, 3 5 Bが配設された補強板 5 0 が金型 2 0 G内に装着されると、第1の下型半体 2 3 は上型 2 1 に向け移動し、よって封止樹脂 3 5 A, 3 5 Bの圧縮成形

5

10

15

20

25

が実施され、樹脂層13A,13Bが形成される。この際、上記したように封止樹脂35Bは補強板50の外周位置に配設され、また封止樹脂35Bに囲繞されるよう配設されているおし樹脂成形された状態において、樹脂層13Bは基板16の外にある。また樹脂層13Aは封止樹脂35Bに囲繞されるよう形成される。

上記の樹脂封止工程が終了すると、図29(B)に示されるように、突起電極露出工程が実施されてフィルム30が除去され、これにより図29(C)に示される半導体装置10Cが形成される。

上記の製造方法によれば、例えば基板16(半導体素子)の外周 位置に配設される樹脂層13Bとして硬質樹脂を選定し、この樹脂 層13Bに囲繞される樹脂層13Aとして軟質樹脂を選定すること が可能となる。よって、本実施例により製造される半導体装置10 には、その外周側部が硬質樹脂よりなる樹脂層13Bに囲繞された 構成となるため、基板16は補強板50及びこの樹脂層13Bにより確実に保護された構造となる。よって、半導体装置10Cの信頼 性を向上させることができる。

また、樹脂層13Bの内側に位置する樹脂層13Aは、軟質樹脂により形成されているため、バンプ12に対し実装時等に応力が印加されても、この応力は軟質樹脂よりなる樹脂層13Aにおいて吸加されため、バンプ12に印加される応力の緩和を図ることができる。よって、これによっても半導体装置10Cの信頼性を向上させることができる。

続いて、本発明の第10及び第11実施例について説明する。

図30は第10実施例に係る半導体装置の製造方法を説明するための図であり、また図31は第11実施例に係る半導体装置の製造方法を説明するための図である。尚、図30及び図31において、方法を説明するための図である。尚、図30及び図31において、図1乃至図9を用いて説明した第1実施例、及び図29を用い説明した第9実施例に係る構成と同一構成については同一符号を附して

PCT/JP97/02405

その説明を省略するものとする。

5

10

15

20

25

図30に示す第10実施例に係る製造方法では、前記した第9実施例と同様に樹脂封止工程において予め封止樹脂35を補強板50に配設しておくことを特徴とするものである。また、図31に示す第11実施例に係る製造方法では、補強板50Aに枠部54を一体的に設けると共に、この補強板50Aに予め封止樹脂35を配設しておくことを特徴とするものである。

このように、樹脂封止工程において予め封止樹脂35を補強板50,50Aに配設しておくことにより、補強板50,50Aを金型20Gの一部として用いることが可能となる。具体的には、補強板50,50Aを第1の下型半体23の一部として用いることができる。

これにより、封止樹脂 3 5 が直接第1の下型半体 2 3 (金型 2 0 G)に触れる面積を少なくすることができ、従来であれば必要とされた金型に付着した不要樹脂の除去作業を不要とすることができ、 樹脂封止工程における作業の簡単化を図ることができる。

特に、第11実施例に係る製造方法では、補強板50Aに枠部54を設けることにより、補強板50Aの基板16と対向する位置には凹部55が形成され、この凹部55をキャビティとして用いることが可能となる。図30に示される平板状の補強板50を用いた構成では、封止樹脂35は第2の下型半体24に触れてしまい、この接触部分における不要樹脂の除去作業は必要となる。

しかるに、図31に示される第11実施例では封止樹脂35が金型30Gに全く触れない構成とすることができ、よって金型20Gに付着した不要樹脂の除去作業を全く不要とすることができる。

また、上記した第10及び第11実施例において、補強板50, 50Aを放熱性の良好名材料により形成することにより、半導体装置10D, 10Eの放熱特性を向上させることができる。尚、図3 0(B)は第10実施例に係る製造方法により製造される半導体装

置10Dを示しており、図31(B)は第11実施例に係る製造方法により製造される半導体装置10Eを示している。

続いて、本発明の第12実施例について説明する。

5

10

15

20

25

図32及び図33は、第12実施例に係る半導体装置の製造方法 を説明するための図である。尚、図32及び図33において、図1 乃至図9を用いて説明した第1実施例と同一構成については同一符 号を附してその説明を省略するものとする。


本実施例に係る製造方法は、樹脂封止工程において、先ず前記した各実施例と同様にバンプ12が形成された基板16の表面に樹脂層13(第1の樹脂層)を形成した後、基板16の背面に第2の樹脂層17を形成することを特徴とするものである。以下、図32及び図33を用いて本実施例における具体的な樹脂封止処理について説明する。

図32(A) \sim 図32(B) は、基板16のバンプ12が形成され表面に第1の樹脂層13を圧縮成形する工程を示している。この図32(A) \sim 図32(B) に示した処理は、第1実施例において図1 \sim 図4を用いて説明した処理と全く同一の処理である。このため、第1の樹脂層13の形成処理についての説明は省略するものとする。

図32(A)~図32(B)の処理を実施することにより基板16の表面(バンプ形成面)に第1の樹脂層13が形成されると、基板16を金型20から取出、上下を逆にして再び金型20に装着する。即ち、基板16のバンプ12が形成された面が第1の下型半体23と対向するよう、基板16を金型20に装着する。そして、図33(D)に示されるように、第1の下型半体23上に載置された基板16の上面に第2の封止樹脂36を載置する。

続いて、図33(E)に示されるように、上型21及び第2の下型半体24を下動させることにより、第2の封止樹脂36を圧縮成形する。これにより、図33(F)に示されるように、基板16の

10





背面側にも第2の樹脂層17が形成される。

図33(G)は、本実施例の製造方法により製造された半導体装置10Eを示している。同図に示されるように、半導体装置10Eは、バンプ12が形成された基板16(半導体素子)の表面に第1の樹脂層13が圧縮成形されると共に、基板16の背面には第2の樹脂層17が圧縮成形された構成となっている。

上記のように、 樹脂封止工程でバンプ12が配設された基板16の表面に第1の樹脂層13を形成した後に、この基板16の背面を覆うように第2の樹脂層17を形成したことにより、製造される半導体装置10Eのバランスを良好とすることができる。

即ち、基板16(半導体素子)と封止樹脂は熱膨張率が異なるため、基板16の表面(バンプ12形成された面)のみに第1の樹脂層13を配設した構成では、基板16の表面と背面において熱膨張差が発生して基板16に反りが発生するおそれがある。

15 しかるに、本実施例の製造方法のように基板16の表面及び背面を共に樹脂層13,17で覆うことにより、基板16の表面及び背面の状態を均一化することができ、半導体装置10Eのバランスを良好とすることができる。これにより、熱印加時等において半導体装置10Eに反りが発生することを防止することができる。

20 また、本実施例に係る製造方法では、基板16の表面に配設する 第1の樹脂層13と、基板16の背面に配設する第2の樹脂層17 とを異なる特性を有する樹脂に選定することも可能である。例えば、 第1の樹脂層13として軟質の樹脂を選定することにより、バンプ 12に印加される応力を緩和することができる。

25 また、背面に配設される第2の樹脂層17として硬質の樹脂を選定することにより、外力が印加された場合に基板16を確実に保護することができる。更に、第2の樹脂層17として放熱特性の良好な樹脂を選定することにより、半導体装置10Eの放熱特性を向上させることができる。

10

15

20

25




続いて、本発明の第13実施例について説明する。

図34は、第13実施例に係る半導体装置の製造方法を説明するための図である。尚、図34において、図1乃至図9を用いて説明した第1実施例、及び図32,図33を用いて説明した第12実施例と同一構成については同一符号を附してその説明を省略するものとする。

本実施例における製造方法においても、基板16の表面に第1の 樹脂層13を形成すると共に、基板16の背面に第2の樹脂層17 を形成する。しかるに、図32及び図33を用いて説明した第12 実施例に係る製造方法では、先ず図32(A)~(C)の工程を実 施することにより第1の樹脂層13を形成し、次に第1の樹脂層1 3が形成された基板16を金型20から取り出して上下を逆にし、 その上で図33(D)~(F)の工程を実施することにより第2の 樹脂装置17を形成していた。このため、第12実施例に係る製造 方法では、2回の圧縮成形処理を必要としてしまい、半導体装置1 0 Eの製造効率が良好であるとはいえなかった。

そこで、本実施例に係る製造方法では、1回の圧縮成形で第1及び第2の樹脂層13,17を同時に形成しうるようにしたことを特徴とするものである。このため本実施例では、樹脂封止工程において基板16を金型20に装着する際、図34(A)に示されるように、先ず第2の封止樹脂36を金型20に装着した上で基板16を第2の封止樹脂36に載置されるよう装着し、更にその上部に第1の封止樹脂35を配設する構成とした。この際、第2の封止樹脂36は基板16の背面側と当接し、また第1の封止樹脂35は基板16のバンプ12が形成されている表面上に載置されるようにしている。

図34(B)は、圧縮成形を実施している状態を示している。同図に示されるように、基板16は第1の封止樹脂35と第2の封止樹脂36とに挟まれた状態であるため、基板16の表面及び背面に





同時に封止樹脂35,36を圧縮成形することができる。また、図34(C)は圧縮成形が終了し、基板16の表面に第1の樹脂層13が、また基板16の背面に第2の樹脂層17が形成された状態を示している。

5 尚、図34(D)は、本実施例に係る製造方法により製造された 半導体装置であり、その構成は第12実施例で製造された半導体装置10Eと同一構成である(本実施例に係る製造方法により製造された半導体装置も符号10Eで示す)。 上記のように、本実施例による製造方法では第12実施例の製造方法のように基板16を上下逆にする作業は不要となり、第1の樹脂層13と第2の樹脂層17を1回の圧縮成形処理により一括的に形成することができるため、半導体装置10Eの製造効率を向上させることができる。

続いて、本発明の第14実施例について説明する。

図35は、第14実施例に係る半導体装置の製造方法を説明する ための図である。尚、図35において、図1乃至図9を用いて説明 した第1実施例と同一構成については同一符号を附してその説明を 省略するものとする。

前記した各実施例においては、突起電極として球状バンプを例に 挙げて説明したが、本実施例では突起電極としてストレートバンプ 18を用いたことを特徴とするものである。このストレートバンプ 18は円柱形状を有しており、例えばメッキ法を用いて形成される。 このように、ストレートバンプ18は円柱形状を有しているため、 その先端部の面積は球形状とされたバンプ12に比べて広くなって いる。

25 本実施例のように突起電極の構造をストレートバンプ18として も、樹脂封止工程及び突起電極露出工程は、前記した各実施例と同 様の処理により行なうことができる。図35(A), (B)は、樹 脂封止工程において、ストレートバンプ18が形成された基板16 を金型20(図示せず)に装着した状態を示している。尚、図35

10

15

20

25



(B) は、図35(A)の部分拡大図である。この装着状態において、ストレートバンプ18の先端部にはフィルム30Aが装着される。

このフィルム30Aは、図19に示したものと同一構成であり、 容易に弾性変形しない構成とされている。この状態の基板16に対 して樹脂封止処理が実施されることにより、フィルム30Aと基板 16の表面との間には樹脂層13が圧縮成形される。

樹脂封止工程が終了すると、図35(C)に示されるように樹脂層13に固着されたフィルム30Aを樹脂層13(梨地で示す)から剝離する処理を行なう。しかるに、フィルム30Aを樹脂層13から剝離しても、図35(D)に拡大して示すように、ストレートバンプ18はその先端部を除き樹脂層13に埋設された状態を維持する。

ところで、図19乃至図21を用いて先に説明した第7実施例では、バンプ12が球状形状とされていたため、その全体が樹脂層13に封止された状態では、樹脂層13から露出する面積が小さく、よって図21に示されるようなバンプ12を樹脂層13から露出させる処理が行なわれていた。

これに対し、本実施例では円柱形状を有したストレートバンプ18を用いているため、樹脂層13から露出した先端部の面積は広くなっている。よって、図35 (D)に示されるように、単にフィルム30Aを樹脂層13から剝離した状態のままでも、十分に電気的な接続を行なうことができる。よって、球状のバンプ12を用いた場合には必要となるバンプ12を樹脂層13から露出させる処理を不要とすることができ、半導体装置の製造工程の簡単化を図ることができる。

尚、本実施例において更に電気的な接続性を向上させる必要がある場合には、ストレートバンプ18を樹脂層13から露出させる処理を実施してもよい。また、以下の説明において単にバンプ12と

いう場合には球状形状のバンプ12とストレートバンプ18を総称 するものとし、個別に説明する必要がある場合には球状バンプ12, ストレートバンプ18と分けて称することとする。

続いて、本発明の第15実施例について説明する。

5

10

15

20

図36は、第15実施例に係る半導体装置の製造方法を説明するための図である。尚、図36において、図1乃至図9を用いて説明した第1実施例、及び図35を用いて説明した第14実施例と同一構成については同一符号を附してその説明を省略するものとする。

本実施例に係る製造方法では、突起電極露出工程を実施することによりバンプ12の少なくとも先端部を樹脂層13から露出させた後に、このバンプ12(本実施例ではストレートバンプ18を用いている)の先端部にもう一つのバンプである外部接続用突起電極90(以下、外部接続用バンプという)を形成することを特徴とする。

この外部接続用バンプ90は、外部接続用突起電極形成工程を実施することにより形成される。この外部接続用突起電極形成工程は、一般に実施されているバンプ形成技術を適用することが可能であり、転写法、メッキ法、或いはディンプルプレート法等を適用することができる。そして、突起電極露出工程を実施した後にこの外部接続用突起電極形成工程を実施することにより、ストレートバンプ18の先端部には外部接続用バンプ90が形成される。

本実施例のように、突起電極露出工程を実施した後に外部接続用 突起電極形成工程を実施し、ストレートバンプ18の先端部に外部 接続用バンプ90を形成したことにより、半導体装置を実装基板に 実装する際の実装性を向上させることができる。

25 即ち、バンプ12は基板16(半導体素子)に形成された電極上に形成されるものであるため、必然的にその形状は小さくなる。よって、この小さなバンプ12を実装基板に電気的に接続する外部接続端子として用いた場合には、実装基板とバンプ12とが確実に接続されないおそれがある。

10

15

20

25

しかるに、本実施例で設ける外部接続用バンプ90は、基板16に形成されているバンプ12と別体であるため、基板16及びバンプ12に影響されず自由に設計することが可能であり(但し、バンプ12と電気的に接続させる必要はある)、実装基板の構成に適応させることができる。よって、バンプ12の先端部に外部接続用バンプ90を配設することにより、外部接続用バンプ90が設けられた半導体装置と実装基板との実装性を向上させることができる。

続いて、本発明の第16実施例について説明する。

図37は、第16実施例に係る半導体装置の製造方法を説明するための図である。尚、図37において、図1乃至図9を用いて説明した第1実施例、及び図36を用いて説明した第15実施例と同ー構成については同一符号を附してその説明を省略するものとする。

本実施例では、外部接続用バンプ90を形成する外部接続用突起電極形成工程において、バンプ12と外部接続用外部接続用突起電極とを応力緩和機能を有する接合材91(以下、応力緩和接合材という)を用いて接合させることを特徴とするものである。また本実施例では、外部接続用外部接続用突起電極としてポール電極92を用いていることも特徴としている。

応力緩和接合材 9 1 は、例えば実装時に印加される温度よりも高い融点を有したはんだを適用することができる。また、ポール電極 9 2 としては、例えばパラジウムのワイヤを用いることができる。 バンプ 1 2 とポール電極 9 2 は応力緩和接合材 9 1 により接合され る。また、はんだは比較的軟質な金属であるため、バンプ 1 2 と ポール電極 9 2 との接合位置においては、応力緩和接合材 9 1 を構成するはんだが変形することにより、ポール電極 9 2 に印加された 応力を吸収することができる。

本実施例によれば、バンプ12とポール電極92は応力緩和機能 を有する応力緩和接合材91により接合されるため、ポール電極9 2に外力が印加され応力が発生しても、この応力は応力緩和接合材

10

20

フィルム30Bが取り除かれた状態を示している。前記したように、 凸部19がバンプ12を押圧している領域においてはバンプ12に 封止樹脂35が付着しないため、フィルム30Bが取り除かれた状態において、この領域は樹脂層13から露出した状態となる。かつ、 本実施例においてバンプ12が樹脂層13から露出する面積は、前記した第1実施例の方法に比べて広くなっている。

よって、本実施例による製造方法によれば、大掛かりな設備を用いることなく、容易かつ確実にバンプ12を樹脂層13から露出させることができる。また、樹脂層13から露出されるバンプ12の面積は広いため、例えば図38(E)に示すように、バンプ12の先端部に外部接続用バンプ90を設ける場合においても、確実にバンプ12と外部接続用バンプ90とを接合することができる。

続いて、本発明の第18実施例について説明する。

図39及び図40は、第18実施例に係る半導体装置の製造方法 を説明するための図である。尚、図39及び図40において、図1 乃至図9を用いて説明した第1実施例と同一構成については同一符 号を附してその説明を省略するものとする。

本実施例では、基板16に形成されるバンプ12Aの形成方法及びその構造に特徴を有するものである。このバンプ12Aは、基板16の表面に設けられた接続電極98上に形成される。バンプ12Aを形成するには、先ず接続電極98の上部にコア部99(梨地で示す)を形成する。このコア部99は、弾性を有する樹脂(例えば、ポリイミド等)により形成されている。

コア部99を接続電極98上に形成する具体的方法としては、先 ず基板16の全面にコア部99となる樹脂(感光性のポリイミド) を所定の厚さとなるようスピンコートし、続いてホトリソグラフィー技術を用いて接続電極98以外の位置の樹脂を除去する。これ により、接続電極98上にコア部99が形成される。

続いて、このコア部99の表面全体を覆うように導電膜100が

5

10

15

20

25

形成される。この導電膜100はメッキ法或いはスパッタリング法等の薄膜形成技術を用いて形成され、その基板側端部は接続電極98と電気的に接続される。導電膜100の材質としては、ある程度の弾性を有すると共に電気的抵抗の低い金属が選定されている。以上の処理を実施することにより、バンプ12Aは形成される。尚、図中102は絶縁膜である。

上記の説明から明らかなように、バンプ12Aはコア部99の表面に導電膜100が形成された構成とされている。前記のようにコア部99は弾性を有しており、かつ導電膜100もある程度の弾性を有した材料により形成されているため、例えば実装時等においてバンプ12Aに外力が作用し応力が発生しても、この応力はコア部99及び導電膜100が弾性変形することにより吸収される。よって、この応力が基板16に印加されることを防止でき、基板16にダメージが発生することを抑制することができる。

ここで、バンプ12Aの樹脂層13に対する高さについて説明する。図39(A)は、バンプ12Aの先端部が樹脂層13よりも突出した構成を示している。この構成では、バンプ12Aは樹脂層13より広く露出しているため、外部接続用バンプ90を設けた場合には、バンプ12Aと外部接続用バンプ90との接合面積は広くなり、確実にバンプ12Aと外部接続用バンプ90とを接合することができる。

また、図39(B)は、バンプ12Aの先端部と樹脂層13の表面とが同一面とされた構成を示している。この構成を有した半導体装置は、LCC(Leadless Chip Carrier)構造の半導体装置として用いることが可能となり、実装密度の向上を図ることができる。

また、図39(C)は、バンプ12Aの先端部が樹脂層13の表面よりも低い位置にある構成を示している。従って、樹脂層13にはバンプ12Aを露出するための凹部101が形成されている。この構成では、外部接続用バンプ90を設けた場合には、凹部101

25

が外部接続用バンプ 9 0 の位置決めを行なう機能を奏するため、図 3 9 (A)に示した構成に比べてバンプ 1 2 A と外部接続用バンプ 9 0 との位置決め処理を容易に行なうことができる。

一方、本実施例においては、図40に示されるように、基板16 (半導体素子)に設けられた電極パッド97とバンプ12Aが形成される接続電極98とが離間した構成となっており、電極パッド97と接続電極98は引出し配線96により接続された構成となっている。

図39に示されるように、バンプ12Aの先端部に外部接続用バンプ90を設ける構成においては、実装性の向上を図る面から一般に外部接続用バンプ90はバンプ12Aより大きく設定される。従って、バンプ12Aの隣接するピッチ間距離が小さい場合には、隣接配置される外部接続用バンプ90同士が接触するおそれがある。

そこで図40に示す例では、電極パッド97と接続電極98とを 引出し配線96を用いて接続することにより、バンプ12Aが形成 される接続電極98のピッチを大きくしている。これにより、隣接 する外部接続用バンプ90間で干渉が発生することを回避すること ができる。

続いて、本発明の第19実施例について説明する。

20 図41は、第19実施例に係る半導体装置の製造方法を説明する ための図である。尚、図41において、図1乃至図9を用いて説明 した第1実施例と同一構成については同一符号を附してその説明を 省略するものとする。

本実施例に係る製造方法では、図41(A)に示されるように、 樹脂封止工程を実施する前に、後に実施される分離工程において基 板16が切断される位置(図中、破線Xで示す。以下、切断位置と いう)に比較的幅広の切断位置溝105を形成しておく。この切断 位置溝105の幅寸法は、少なくとも後述するダイサー29の幅寸 法より大きく設定されている。

10

15

20

25

また、続いて実施される樹脂封止工程においては、樹脂層13を 形成すると共に、この切断位置溝105内にも封止樹脂35を充塡 して切断位置樹脂層106を形成する。そして、樹脂封止工程の終 了後に実施される分離工程において、図41(B)に示されるよう に、切断位置樹脂層106が充塡された切断位置溝105内の切断 位置Xで基板16をダイサー29を用いて切断する。これにより、 図41(C)に示されるように、基板16は切断される。

上記した本実施例により製造方法によれば、分離工程において基板16及び樹脂層13にクラックが発生することを防止することができる。以下、この理由について説明する。

いま、仮に切断位置溝105を形成しない構成を想定すると、分離工程では表面に比較的薄い膜状の樹脂層13が形成された基板16を切断することとなる。ダイサー29を用いた切断処理は、非常に大きな応力が基板16に印加される。このため、この切断方法では薄い樹脂層13が基板16から剝離したり、また樹脂層13及び基板16にクラックが発生するおそれがある。

これに対して本実施例の製造方法では、切断位置 X に幅広の切断位置構 1 0 5 を形成することにより、分離工程では切断位置樹脂層 1 0 6 が形成された切断位置構 1 0 5 内において切断処理が行なわれることとなる。この際、切断位置樹脂層 1 0 6 の厚さは、他の部分に形成された樹脂層 1 3 の厚さに比べて厚くなっており、その機械的強度は強くなっている。かつ、切断位置樹脂層 1 0 6 は基板 1 6 に比べて可撓性を有しているため、発生する応力を吸収する機能を奏する。

よって、切断処理により発生する応力は切断位置樹脂層106に 吸収され弱められた状態で基板16に印加されるため、樹脂層13 及び基板16にクラックが発生することを防止することができ、半 導体装置の製造歩留りを高めることができる。

また、図41(C)に示されるように、分離工程が終了した時点

で、基板 1 6 の側面には切断位置樹脂層 1 0 6 が露出され構成となる。よって、基板 1 6 の側部は切断位置樹脂層 1 0 6 により保護された構成となり、外部環境の影響を基板 1 6 が直接受けることを抑制することができる。

更に、半導体装置の搬送処理にはハンドリング装置が用いられるが、このハンドリング装置が切断位置樹脂層106が露出した部分を把持するよう構成することも可能となり、よってハンドリング装置により基板16が傷つけられることを防止することもできる。

続いて、本発明の第20実施例について説明する。

10 図42は、第20実施例に係る半導体装置の製造方法を説明する ための図である。尚、図42において、図1乃至図9を用いて説明 した第1実施例、及び図41を用いて説明した第19実施例と同一 構成については同一符号を附してその説明を省略するものとする。

前記した第19実施例に係る製造方法では、切断位置Xに切断位 置溝105を形成した構成としたが、本実施例に係る製造方法では、 図42(A)に示されるように、基板16が切断される切断位置X を挟んで一対の応力緩和溝110a,110bを形成したことを特 徴とするものである。従って、分離工程においては、一対の応力緩 和溝110a,110bの間位置で基板16は切断されることとな 30

また、応力緩和溝110a,110bを形成することにより、樹脂封止工程においては、図42(B)に示されるように、応力緩和溝110a,110bの内部には応力緩和樹脂層111a,111bが形成される。この応力緩和樹脂層111a,111bは、他の部分に形成される樹脂層13の厚さに比べて厚くなっており、その機械的強度は強くなっている。かつ、応力緩和樹脂層111a,111bは基板16に比べて可撓性を有しているため、発生する応力を吸収する機能を奏する。

上記構成において、分離工程において一対の応力緩和溝110a,

10

15

20

25

110bの間位置で基板16を切断すると、応力緩和溝110a, 110bの間に位置する基板16(以下、この部分を基板切断部1 6aという)には大なる応力が印加される。従って、基板切断部1 6a及びその上部に形成された樹脂層13にはクラックが発生する 可能性がある。しかるに、この基板切断部16aの形成位置にはバンプ12及び電子回路等の重要な構成要素は形成されていないため、クラックが発生しても問題となることはない。

一方、基板切断部 1 6 a を切断することにより発生する応力は、側方に向け伝達されるが、基板切断部 1 6 a の両側部には応力緩和樹脂層 1 1 1 a, 1 1 1 b が充塡された応力緩和溝 1 1 0 a, 1 1 0 b が形成されているため、切断時に発生する応力は応力緩和溝 1 1 0 a, 1 1 0 b において吸収される。

よって、基板切断部 1 6 a で発生する応力が応力緩和溝 1 1 0 a, 1 1 0 b の形成位置より外側(基板 1 6 の電子回路が形成されている側)に影響を及ぼすことはなく、バンプ 1 2 及び電子回路等が形成されている領域にクラックが発生することを防止することができる。尚、図 4 2 (C) は分離工程が終了した状態を示している。

図43は、第21実施例に係る半導体装置の製造方法を説明するための図である。尚、図43において、図1乃至図9を用いて説明した第1実施例、及び図41を用いて説明した第19実施例と同一構成については同一符号を附してその説明を省略するものとする。

続いて、本発明の第21実施例について説明する。

本実施例に係る製造方法では、樹脂封止工程を実施する前に、第1の分離工程を実施することにより基板16を個々の半導体素子112に分離する。この個々の半導体素子112には、夫々バンプ12及び電子回路(図示せず)が形成されている。

この第1の分離工程が終了すると、続いて樹脂封止工程が実施される。この樹脂封止工程では、図43(A)に示されるように、第1の分離工程において分離された半導体素子112をベース材とな

10

15

20

25

るフィルム部材113に整列させて搭載する。この際、半導体素子112は接着剤を用いてフィルム部材113に搭載される。また、図43(A)に示されるように、隣接する半導体素子112の間には間隙部114が形成されるよう整列される。

上記のようにフィルム部材113上に半導体素子112が搭載されると、樹脂の圧縮成形処理が行なわれ、各半導体素子112の表面には樹脂層13が形成されると共に、間隙部114には切断位置樹脂層106が形成される。続いて、バンプ12の少なくとも先端部を樹脂層13より露出させる突起電極露出工程が実施される。図43(B)は、以上の各処理が終了した状態を示している。

以上の処理が終了すると、続いて第2の分離工程が実施される。この第2の分離工程では、隣接する半導体素子112の間位置、即ち切断位置樹脂層106が形成されている位置で切断処理が行なわれ、フィルム部材113と共に切断位置樹脂層106は切断される。これにより、図43(C)に示されるように、樹脂層13が形成された半導体素子112は分離され、続いて図43(D)に示されるようにフィルム部材113が除去される。

上記した本実施例の製造方法では、第1の分離工程において予め 基板16を切断することにより個々の半導体素子112に分離する ため、樹脂封止工程において半導体素子112をフィルム部材11 3に搭載する際、異なる種類の半導体素子112をベース材に搭載 することが可能となる。

よって、同一樹脂層13内に複数の半導体素子を配設する場合、 異なる種類及び特性の半導体素子112を組み合わせて配設することが可能となり、設計の自由度を向上させることができる。尚、本 実施例においても、図41を用いて説明した第19実施例の効果を 得ることができることは勿論である。

続いて、本発明の第22実施例について説明する。

図44は、第22実施例に係る半導体装置の製造方法を説明する

10

15

20

25

ための図である。尚、図44において、図43を用いて説明した第 21実施例と同一構成については同一符号を附してその説明を省略 するものとする。

本実施例に係る製造方法は、図43を用いて説明した第21実施例と略同一であるが、第21実施例では樹脂封止工程においてベース材としてフィルム部材113を用いたのに対し、本実施例では放熱板115をベース材として用いた点で差異を有するものである。

従って、樹脂封止工程においては、半導体素子112はこの放熱 板115上に搭載され、また第2の分離工程では放熱板115は切 断位置樹脂層106と共に切断される。しかるに、第21実施例で は第2の分離工程の終了後にフィルム部材113を除去するが、本 実施例においては第2の分離工程が終了した後に放熱板115を除 去する処理は行なわない構成とした。これにより、製造される半導 体装置には放熱板115が残存する構成となり、よって半導体装置 の放熱特性を向上させることができる。

続いて、本発明の第23実施例について説明する。

図45及び図46は、第23実施例に係る半導体装置の製造方法を説明するための図である。尚、図45及び図46において、図1乃至図9を用いて説明した第1実施例と同一構成については同一符号を附してその説明を省略するものとする。

本実施例に係る製造方法では、少なくとも樹脂封止工程の実施後で、かつ分離工程を実施する前に、図46に示されるように、樹脂層13に位置決め溝120を形成することを特徴とするものである。このように、樹脂層13に位置決め溝120を形成することにより、例えば製造された半導体装置10Fに対し試験処理を行なう際、この位置決め溝120を基準として試験装置に装着することができる。また、分離工程を実施する前に位置決め溝120を形成することにより、複数の半導体装置10Fに対して一括的に位置決め溝1

15

20

せることができる。

この位置決め溝120を形成するには、例えば図45に示されるように、ダイサー29を用いて樹脂層13にハーフスクライブを行なうことにより形成することができる。このように、ハーフスクライブを行なうことにより位置決め溝120を形成することにより、分離工程で一般的に使用するスクライビィング技術を用いて位置決め溝120を形成できるため、容易かつ精度よく位置決め溝を形成することができる。

続いて、本発明の第24実施例について説明する。

10 図47は、第24実施例に係る半導体装置の製造方法を説明する ための図である。尚、図47において、図1乃至図9を用いて説明 した第1実施例と同一構成については同一符号を附してその説明を 省略するものとする。

本実施例に係る製造方法では、少なくとも樹脂封止工程の実施後で、かつ分離工程を実施する前に、図47に示されるように、基板16の背面に位置決め溝121を形成することを特徴とするものである。尚、図47(B)は図47(A)の部分拡大図である。

このように、基板16の背面に位置決め溝121を形成することにより、第23実施例と同様に位置決め溝121を基準として半導体装置の位置決めを行なうことができる。特に、半導体装置を実装する時における位置決めは、バンプ12が実装基板側に向いているため、樹脂層13に位置決め溝120を形成しても、これを上部から認識することはできない。

しかるに、本実施例のように基板16の背面に位置決め溝121 を形成しておくことにより、半導体装置の実装時においても位置決め溝121を認識することができ、精度の高い実装処理を行なうことが可能となる。尚、位置決め溝121の形成は、第23実施例と同様にダイサー29を用いて基板16の背面にハーフスクライブを行なうことにより形成することができる。

10

15

20

25

続いて、本発明の第25実施例及び第26実施例について説明する。

図48は第25実施例に係る半導体装置の製造方法を説明するための図であり、また図49は第26実施例に係る半導体装置の製造方法を説明するための図である。尚、図48及び図49において、図1乃至図9を用いて説明した第1実施例と同一構成については同一符号を附してその説明を省略するものとする。

第25実施例に係る製造方法は、前記した第23及び第24実施例と同様に、位置決め溝122を形成する点に特徴を有する。図48(C)は、本実施例により樹脂層13に形成された位置決め溝122を示している。

位置決め溝122を形成するには、先ず図48(A)に示されるように、脂封止工程でフィルム30Cとしてバンプ12と干渉しない位置に凸部31が形成されたものを用いる。図48(B)は、樹脂封止工程において、凸部31を有するフィルム30Cが基板16と対向配置された状態を示している。同図に示されるように、凸部31はバンプ12と対向しない位置に位置している。従って、樹脂封止工程の終了後、この凸部31により樹脂層13には位置決め溝122が形成される。

一方、第26実施例に係る製造方法は、樹脂層13に位置決め突起123を形成する点に特徴を有する。図49(C)は、本実施例により樹脂層13に形成された位置決め突起123を示している。

位置決め突起123を形成するには、先ず図49(A)に示されるように、脂封止工程でフィルム30Cとしてバンプ12と干渉しない位置に凹部32が形成されたものを用いる。図49(B)は、樹脂封止工程において、凹部32を有するフィルム30Cが基板16と対向配置された状態を示している。同図に示されるように、凹部32はバンプ12と対向しない位置に位置している。従って、樹脂封止工程の終了後、この凹部32により樹脂層13には位置決め

25

突起123が形成される。

上記した第25実施例及び第26実施例によれば、樹脂封止工程でバンプ12と干渉しない位置に凸部31または凹部32が形成されたフィルム30Cを用いることにより、樹脂層13に位置決めの基準となる位置決め溝122或いは位置決め突起123を形成することができる。よって、例えば半導体装置に対し試験或いは実装処理を行なう際、この位置決め溝122或いは位置決め突起123基準として位置決め処理を行なうことが可能となり、位置決め処理の簡単化を図ることができる。

10 続いて、本発明の第27実施例について説明する。

図50は、第27実施例に係る半導体装置の製造方法を説明するための図である。尚、図50において、図1乃至図9を用いて説明した第1実施例と同一構成については同一符号を附してその説明を省略するものとする。

15 本実施例に係る製造方法では、複数配設されるバンプ12の内、位置決めの基準となるバンプ12(以下、このバンプ12を位置決め用バンプ12Bという)を設定しておき、樹脂封止工程の終了後、この位置決め用バンプ12Bの形成位置における樹脂層13を加工することにより、通常のバンプ12と位置決め用バンプ12Bとを識別しうるようにしたことを特徴とするものである。尚、位置決め用バンプ12B自体の構成は、通常のバンプ12と同一構成である。

図50(A)は、樹脂封止工程及び突起電極露出工程が終了した 状態の基板16を示している。この状態では、樹脂層13は基板1 6上に均一の膜厚で形成されており、よってバンプ12と位置決め 用バンプ12Bとを識別することはできない。

そこで本実施例では、図50(B)に示されるように、位置決め 用バンプ12Bの近傍位置における樹脂層13の膜厚を薄くする加 工を行なった。これにより、通常のバンプ12と位置決め用バンプ 12Bとを識別することが可能となる。また、位置決め用バンプ1

15

20

25

2 Bを識別化するための樹脂加工は、例えば前記した突起電極露出 工程で用いるエキシマレーザ, エッチング, 機械研磨或いはブラス ト等を利用することができ、よって樹脂加工を行なうことにより半 導体装置の製造設備が大きく変更されるようなことはない。

ここで、バンプ12と位置決め用バンプ12Bとを識別する方法 について説明する。図50(C)は位置決め用バンプ12Bを拡大 して示す図であり、また図50(D)は位置決め用バンプ12Bを 上部から見た図である。一方、図51(A)は、通常のバンプ12 を拡大して示す図であり、また図51(B)は通常のバンプ12を 上部から見た図である。 10

前記したように、位置決め用バンプ12Bは通常のバンプ12と 同一構成であるため、各バンプ12,12Bの構成のみでは識別を 行なうことはできない。しかるに、各バンプ12,12Bは球状或 いはラグビーボール状の形状を有しているため、樹脂層13に埋設 されている深さによって上部から見た径寸法が変化する。

即ち、通常のバンプ12は樹脂層13に深く埋設され露出してい る面積が小さいため、図51(B)に示されるように上部から見た 径寸法し2は小さくなる。これに対し、位置決め用バンプ12Bは 上記した樹脂加工を行なうことにより樹脂層13から大きく露出さ れており、従って図50(D)に示されるように上部から見た径寸 法L1は大きくなっている(L1>L2)。

よって、上部から見た各バンプ12,12Bの径寸法を検出する ことにより、通常のバンプ12と位置決め用バンプ12Bとを識別 することができる。これにより、位置決め用バンプ12Bを基準と して半導体装置の位置決め処理を行なうことが可能となる。

続いて、上記した各実施例により製造される半導体装置の実装方 法について説明する。

図52は第1実施例である実装方法を示している。図52(A) は、前記した第1実施例に係る製造方法により製造された半導体装

15

20

25

置10の実装方法を示しており、はんだペースト等の接合材125を用いてバンプ12を実装基板14に接合する構造としている。また、図52(B)は、前記した第14実施例に係る製造方法により製造された半導体装置10Gの実装方法を示しており、はんだペースト等の接合材125を用いてストレートバンプ18を実装基板14に接合する構造としている。更に、図52(C)は、前記した第15実施例に係る製造方法により製造された半導体装置10Hの実装方法を示しており、バンプ12の先端部に配設された外部接続用バンプ90により実装基板14に接合する構造としている。

10 図53は第2実施例である実装方法を示している。同図に示される実装方法は、半導体装置10を実装基板14に実装した後、アンダーフィルレジン126を配設したことを特徴とするものである。

図53(A)は半導体装置10に形成されたバンプ12を直接実装基板14に接合した後にアンダーフィルレジン126を配設した構成であり、また図53(B)はバンプ12を接合材125を介して実装基板14に接合した後にアンダーフィルレジン126を配設した構成である。

前記したように、前記した各実施例により製造される半導体装置 10,10A~10Hは、基板16の表面に樹脂層13,13A, 13Bが形成されているため、基板16の保護はこの樹脂層13, 13A,13Bにより確実に行なわれている。

しかるに、バンプ12,18,90が実装基板14と接合される 部位において、各バンプ12,18,90は露出しており酸化する おそれがある。また、実装基板14と基板16の熱膨張率に大きな 差異がある場合には、各バンプ12,18,90と実装基板14と の接合位置に大きな応力が印加されるおそれがある。よって、上記 した接合位置に発生する酸化防止及び応力緩和のために、アンダー フィルレジン126を配設する構成としてもよい。

図54は第3実施例である実装方法を示している(外部接続用バ

10

15

20

25

ンプ90を有した半導体装置10Hを例に挙げている)。本実施例に係る実装方法では、実装時に放熱フィン127,128を半導体装置10Hに配設したことを特徴とするものである。

図54(A)は、1個の半導体装置10Hに対し放熱フィン127を設けた構成であり、また図54(B)は複数(図では2個)の半導体装置10Hに対し放熱フィン128を設けた構成である。尚、半導体装置10Hの実装基板14への実装手順は、放熱フィン127、128に半導体装置10Hを固定した上で実装基板14に実装しても、また半導体装置10Hを実装基板14に実装しても、また半導体装置10Hを実装基板14に実装しても、また半導体装置10Hを実装基板14に実装した後に放熱フィン127、128を固定することとしてもよい。

図55は第4実施例である実装方法を示している。本実施例では複数の半導体装置10をインターポーザ基板130を用いて実装基板14に実装する方法を採用している。半導体装置10はバンプ12によりインターポーザ基板130に接合されており、また各インターポーザ基板130は基板接合用バンプ129により夫々電気的に接続された構成とされている。このため、インターポーザ基板130は、その上面及び下面に夫々接続電極130a,130bが形成されており、この各接続電極130a,130bは内部配線130cにより接続された構成とされている。

本実施例の実装方法によれば、半導体装置10を複数個積層状態で配設することができるため、実装基板14の単位面積における半導体装置10の実装密度を向上させることができる。特に、本実施例の構成は、半導体装置10がメモリである場合に有効である。

図56は第5実施例である実装方法を示している。本実施例では、 先に図26を用いて説明した第2実施例に係る半導体装置10Aを インターポーザ基板131に搭載した上で、このインターポーザ基 板131を実装基板14に実装する方法を示している。本実施例で 用いているインターポーザ基板131は多層配線基板であり、その 上面に半導体装置10Aが接続される上部電極が形成されると共に、

10

15

20

PCT/JP97/02405

下面には実装基板14と接合するための実装用バンプ136が配設されている。

また、図57は第6実施例である実装方法を示している。本実施例では、第2実施例に係る半導体装置10Aを第1のインターポーザ基板131に搭載し、これを更に他の電子部品135と共に第2のインターポーザ基板132に搭載した上で、この第2のインターポーザ基板132を実装基板14に実装する方法を示している。第2のインターポーザ基板132も多層配線基板であり、その上面に第1のインターポーザ基板131及び電子部品135が接続される上部電極が形成されると共に、下面には実装基板14と接合するための実装用バンプ137が配設されている。

更に、図58は第7実施例である実装方法を示している。図57に示した第6実施例である実装方法では、第2のインターポーザ基板132の上面のみに半導体装置10Aが搭載された第1のインターポーザ基板131及び電子部品135を配設し、下面には実装用バンプ137を配設した構成とされていた。

これに対し、本実施例では第2のインターポーザ基板133の上面及び下面の双方に半導体装置10Aが搭載された第1のインターポーザ基板131及び電子部品135を配設したものである。尚、外部との電気的な接続は、第2のインターポーザ基板133の側端部(図中、左端部)に形成されたカードエッジコネクタ138により行なう構成とされている。

図55乃至図58を用いて説明した各実装方法では、半導体装置 10,10Aと実装基板14(或いはカードエッジコネクタ138 が接続されるコネクタ)との間にインターポーザ基板131~133が介在する構成となる。このインターポーザ基板131~133 は多層配線基板であるため、基板内における配線の引回しを容易かつ自由度を持って行なうことができ、半導体装置10,10Aのバンプ12(外部接続用バンプ90)と実装基板14(或いはコネク

15

20

25

タ) 側の電極との整合性を容易に図ることができる。

続いて、本発明の第28実施例である半導体装置の製造方法、及 び本発明の第4実施例である半導体装置について説明する。

先ず、図63を用いて本発明の第4実施例である半導体装置10 Jについて説明する。尚、図63において、図9を用いて説明した 第1実施例に係る半導体装置10と同一構成については同一符号を 附してその説明を省略するものとする。 本実施例に係る半導体装 置10 Jは、大略すると基板16 (半導体素子), 樹脂層13, 及 び外部接続電極140等により構成されている。基板16は半導体 素子として機能するものであり、その表面には電子回路と共に外部 10 端子と電気的に接続される外部接続電極140が形成されている。 また、樹脂層13は基板16の表面を覆うように形成されており、 よって外部接続電極140も樹脂層13に封止された構成となって いる。

しかるに、本実施例に係る半導体装置10Jは、この外部接続電 極140が基板16と樹脂層13との界面において外部接続電極1 40が側方に向け露出した構成とされていることを特徴としている。 即ち、半導体装置10Jはバンプを有しておらず、バンプの代わり に半導体装置10Jの側部において露出した外部接続電極140に より実装基板等と電気的に接続される構成とされている。

このように、本実施例に係る半導体装置10Jはバンプを形成す ることなく外部接続電極140を用いて半導体装置10Jを実装す ることが可能となるため、半導体装置10Jの構成及び製造工程の 簡単化を図ることができ、コスト低減及び製造効率の向上を図るこ とができる。また、外部接続電極140は半導体装置10Jの側部 に露出した構成であるため、後に詳述するように半導体装置10J を実装基板14に対し立設した状態で実装することが可能となる。

続いて、本発明の第28実施例である半導体装置の製造方法につ いて説明する。第28実施例に係る製造方法は、図63に示した半 WO 98/02919

5

15

20

25

導体装置10Jを製造する方法である。

本実施例に係る半導体装置の製造方法では、バンプ形成工程は実施せず、半導体素子形成工程を実施した後に直ちに樹脂封止工程が実施される。半導体素子形成工程においては、基板 1 6 の表面に所定の電子回路が形成されると共に、先に図 4 0 を用いて説明したように引出し配線 9 6 及び接続電極 9 8 等が形成される。そして、この半導体素子形成工程において、接続電極 9 8 の上部に外部接続電極 1 4 0 が形成される。

図59は、半導体素子形成工程が終了した状態の基板16を示し 10 ている。同図に示されるように、本実施例では外部接続電極140 の形成位置は、1個の半導体素子に相当する矩形領域(図中、実線 で囲まれた領域)の一辺にまとめて配設されている。

上記の基板形成工程が終了すると、続いて樹脂封止工程が実施される。この樹脂封止工程において、基板16は金型に装着されて樹脂層13の圧縮成形が行なわれる。尚、樹脂封止工程は前記した第1実施例と同じ処理を行なうため、その説明は省略する。

樹脂封止工程が終了することにより、基板16の全面に樹脂層13が形成される。よって、基板形成工程において形成された引出し配線96及び接続電極98等も樹脂層13に封止された構成となる。このように樹脂封止工程が終了すると、本実施例ではバンプが形成されていないため、突起電極露出工程を行なうことなく分離工程が実施される。

本実施例では、この分離工程において外部接続電極140が形成された位置で基板16を切断することを特徴とするものである。図59において、破線で示す位置が基板16の切断位置である。この切断位置で基板16を樹脂層13と共に切断することにより、外部接続電極140はその一部が切断され、よって外部接続電極140が側が基板16と樹脂層13との界面において外部接続電極140が側方に向け露出した構成の半導体装置10Jが製造される。

10

15

25

上記したように、本実施例に係る製造方法によれば、前記した各 実施例で必要とされたバンプ形成工程及び突起電極露出工程が不要 となり、また単に樹脂層13が形成された基板16を外部接続電極 140が形成された位置で切断するのみでこの外部接続電極140 を樹脂層13から外部に露出させることができ、容易に半導体装置 10Jを製造することができる。

続いて、本発明の第29実施例である半導体装置の製造方法について図60乃至図62を用いて説明する。第29実施例に係る製造方法も、図63に示した半導体装置10Jを製造する方法である。尚、図60乃至図62において、図59で示した構成と同一構成については同一符号を付してその説明を省略する。

前記したように、図59を用いて説明した第28実施例に係る製造方法では、容易に半導体装置10Jを製造することができる。しかるに、第28実施例に係る製造方法では、分離工程において図59に破線で示す位置と、実線で示す位置との2箇所において切断処理を行なわなければならず、また図中矢印Wで示す部分は不要部分となっていた(この不要部分は捨てられていた)。よって、第28実施例に係る製造方法では、分離工程における切断効率が悪く、また基板16の有効利用という面においても不利であった。

20 これに対し、本実施例では先に説明した第28実施例に比べ分離 工程の簡略化及び基板16の有効利用を図ったものである。以下、 本実施例に係る製造方法について説明する。

図60は、本実施例において半導体素子形成工程が終了した状態の基板16を示している。図60(A)は基板16の全体を示す図であり、また図60(B)は基板16に形成された複数の半導体素子の内、図60(A)に符号11a,11bで示す半導体素子を拡大して示している。

図60(B)に示されるように、本実施例においても外部接続電極140の形成位置は、矩形状とされた半導体素子11a, 11b

WO 98/02919

5

10

15

20

25

PCT/JP97/02405

の一辺にまとめて配設されているが、本実施例では外部接続電極140が隣接する半導体素子11a, 11b間で共有化されていることを特徴としている。

上記の基板形成工程が終了すると、続いて樹脂封止工程が実施され、図61に示されるように基板16の表面に樹脂層13が形成される。よって、基板形成工程において形成された引出し配線96及び接続電極98等も樹脂層13に封止された構成となる。

樹脂封止工程が終了すると、続いて分離工程が実施され、外部接続電極140が形成された位置で基板16を切断する。図61(B)において、破線で示す位置が基板16の切断位置である。

この切断位置で基板16を樹脂層13と共に切断することにより外部接続電極140はその略中央位置で切断され、図62に示されるように、外部接続電極140が基板16と樹脂層13との界面において外部接続電極140が側方に向け露出した構成の半導体装置10Jが製造される。

この際、前記したように本実施例においては、隣接する半導体素子11a,11b間で外部接続電極140が共有化されている。このため、1回の切断処理を行なうことにより隣接する2個の半導体素子11a,11bにおいて夫々外部接続電極140を外部に露出することができる。

よって、半導体装置 1 0 J の製造効率を高めることができ、また本実施例の製造方法によれば図 5 9 に矢印Wで示した不要部分が発生することはなく、基板 1 6 の効率的な利用を図ることができる。

続いて、本発明の第8乃至第11実施例である半導体装置の実装 方法について説明する。尚、第8乃至第11実施例に係る半導体装 置の実装方法は、図63に示した半導体装置10Jを実装基板14 に実装する方法である。

図64は、本発明の第8実施例である半導体装置10Jの実装方法を示している。本実施例に係る実装方法は、単一の半導体装置1

10

15

20

25

0 Jを実装基板14に実装するものである。

前記したように、半導体装置10Jはその側部に外部接続電極140が露出した構成である。このため、この外部接続電極140が露出した側面141を実装基板14と対向するよう実装することにより、半導体装置10Jを実装基板14に対し立設した状態で実装することが可能となる。

図64(A)に示す例では、はんだペースト等の接合材142を用いて外部接続電極140と実装基板14とを接合し、これにより半導体装置10Jを実装基板14に対し立設した状態で実装したものである。また、図64(B)に示す例では、外部接続電極140に予め外部接続用バンプ143を配設しておき、この外部接続用バンプ143を実装基板14に接合することにより、半導体装置10Jを実装基板14に対し立設した状態で実装したものである。

上記のように、半導体装置10Jを実装基板14に対し立設状態で実装することにより、半導体装置10Jを寝せた状態で実装基板14に実装する構成に比べ半導体装置10Jの実装面積を小さくすることができ、よって半導体装置10Jの実装密度を向上させることができる。

図65及び図66は、本発明の第9及び第10実施例である半導体装置10Jの実装方法を示している。各実施例に係る実装方法は、複数(本実施例では4個)の半導体装置10Jを実装基板14に実装するものである。

図65に示される第9実施例では、半導体装置10Jを複数個立設させると共にこれを並列状態に実装し、かつ隣接する半導体装置10Jを接着剤144により接合することを特徴とするものである。この隣接する半導体装置10J間の接着は、本実施例においては実装基板14に接合する前に行なう構成としているが、半導体装置10Jを実装基板14に接合する際に合わせて半導体装置10J間の接着処理を行なう構成としてもよい。

10

15

20

25

また、半導体装置10Jと実装基板14との接合は、図64(B)と同様に、外部接続電極140に予め外部接続用バンプ143を配設しておき、この外部接続用バンプ143を実装基板14に接合することにより実装する方法を用いている。しかるに、半導体装置10Jと実装基板14の接合は、図64(A)に示した接合材142を用いる方法を採用してもよい。

一方、図66に示される第10実施例では、半導体装置10Jを複数個立設させると共にこれを並列状態に実装し、かつ隣接する半導体装置10Jを支持部材145を用いて立設状態に支持することを特徴とするものである。また、本実施例における半導体装置10Jと実装基板14との接合は、第9実施例に係る実装方法と同様に、外部接続用バンプ143を用いる方法を採用している。

支持部材145は放熱性の良好な金属により構成されており、隣接する半導体装置10Jを隔離する隔壁146が形成されている。 各半導体装置10Jは一対の隔壁146間に接着剤を用いて接着され、これにより半導体装置10Jは支持部材145に固定される。

尚、半導体装置10Jを支持部材145に固定する手段は接着に限定されるものではなく、例えば接着剤を用いることなく一対の隔壁146が半導体装置10Jを挟持することにより固定する構成としてもよい。

上記した第9及び第10実施例に係る半導体装置10Jの実装方法によれば、複数の半導体装置10Jをユニット化して扱うことが可能となる。よって実装時において複数の半導体装置10Jを一括的にユニット単位で実装基板14に実装処理を行なうことが可能となり、これにより半導体装置10Jの実装効率を向上させることができる。

図67は、本発明の第11実施例である半導体装置10Jの実装 方法を示している。本実施例に係る実装方法では、複数(本実施例 では4個)の半導体装置10Jをインターポーザ基板147を介し

PCT/JP97/02405

5

10

15

20

25

て実装基板14に実装することを特徴とするものである。

本実施例では、先に図65を用いて説明した第9実施例に係る実装方法を適用した複数の半導体装置10Jをインターポーザ基板147に搭載した上で、このインターポーザ基板147を実装基板14に実装する方法を示している。本実施例で用いているインターポーザ基板147は多層配線基板であり、その上面に各半導体装置10Jが接続される上部電極148が形成されると共に、下面に形成された下部電極149は実装基板14と接合するための実装用バンプ136が配設されている。また、上部電極148と下部電極149は、インターポーザ基板147の内部に形成された内部配線150により接続されている。

本実施例に係る実装方法によれば、半導体装置10Jと実装基板14との間にインターポーザ基板147が介在する構成となるため、半導体装置10Jを実装基板14に実装する自由度を向上させることができる。

続いて、前記してきた各半導体体装置10,10A~10Jと異なる他の半導体装置160の構成及びその製造方法について説明する。図68及び図69は半導体装置160の製造方法を説明するための図であり、また図70は半導体装置160の構成を示す図である。

図70に示されるように、半導体装置160は大略すると、複数の半導体素子161,インターポーザ基板162,外部接続用バンプ163,及び樹脂層164等により構成されている。

複数の半導体素子161は、電子部品165と共にインターポーザ基板162の上面に搭載されている。インターポーザ基板162の上面には上部電極166が形成されており、この上部電極166と半導体素子161とはワイヤ168を用いて接続されている。

また、インターポーザ基板162の下面には下部電極167が形成されており、この下部電極167には外部接続用バンプ163が

10

15

20

25

接続されている。このインターポーザ基板162にはスルーホール169が形成されており、このスルーホール169により上部電極166と下部電極167は電気的に接続されている。これにより、半導体素子161と外部接続用バンプ163は電気的に接続された構成となる。更に、樹脂層164は上記した圧縮成形技術を用いて形成されており、インターポーザ基板162の上面を覆うように形成されている。

このように、半導体素子161をワイヤ168を用いて外部(インターポーザ基板162)に電気的に接続する構成の半導体装置160においても、圧縮成形技術を用いて樹脂層164を形成することは可能である。

一方、上記構成とされた半導体装置160を製造するには、図68に示すように、先ずインターポーザ基板162の上面に半導体素子161を接着剤を用いて搭載する。この時必要があれば、付設する電子部品165も合わせて搭載する。 続いて、インターポーザ基板162の上面に形成されている上部電極166と半導体素子161の上部に形成されているパッドとの間にワイヤボンディングを実施してワイヤ168を配設する。次に、インターポーザ基板162の下面に形成された下部電極167に、例えば転写法等を用いて外部接続用バンプ163を配設する。

上記のようにインターポーザ基板162に半導体素子161,外部接続用バンプ163,及びワイヤ168が配設されると、このインターポーザ基板162は樹脂封止用の金型に装着され、圧縮成形法を用いてインターポーザ基板162の表面に樹脂層164が形成される。図69は、表面に樹脂層164が形成されたインターポーザ基板162を示している。続いて、このインターポーザ基板162を図69に破線で示される所定切断位置で切断することにより、図70に示される半導体装置160が形成される。

また、図71乃至図75も前記してきた各半導体体装置10,1

10

15

20

25

0 A~1 0 Jと異なる他の半導体装置170,170 Aの構成及びその製造方法を説明するための図である。図71は半導体装置170の構成を説明するための図であり、図72及び図73は半導体装置170の製造方法を説明するための図である。また、図74は半導体装置170 Aの構成を説明するための図であり、図75は半導体装置170 Aの製造方法を説明するための図である。

半導体装置170は、大略すると半導体素子171、樹脂パッケージ172、及び金属膜173とからなる極めて簡単な構成とされている。半導体素子171は、その上面に複数の電極パッド174が形成されている。また、樹脂パッケージ172は、例えばエポキシ樹脂を前記した圧縮成形技術を用いて成形した構成とされている。この樹脂パッケージ172の実装面175には、樹脂突起177が一体的に形成されている。

また、金属膜173は、樹脂パッケージ172に形成された樹脂 突起177を覆うように形成されている。この金属膜173と前記 した電極パッド174との間にはワイヤ178が配設されており、 このワイヤ178により金属膜173と半導体素子171は電気的 に接続した構成となっている。

上記構成とされた半導体装置170は、従来のSSOPのようなインナーリードやアウターリードが不要となり、インナーリードからアウターリードへの引き回しのための面積や、アウターリード自身の面積が不要となり、半導体装置170の小型化を図ることができる。

また、従来のBGAのような半田ボールを形成するために搭載基板を用いる必要がなくなるため、半導体装置170のコスト低減を図ることができる。更に、樹脂突起177及び金属膜173は、協働してBGAタイプの半導体装置の半田バンプと同等の機能を奏するため、実装性を向上することができる。

次に、半導体装置170の製造方法について図72及び図73を

10

用いて説明する。半導体装置17を製造するには、図72に示されるリードフレーム180を用意する。このリードフレーム180は、例えば銅(Cu)により形成されており、前記した樹脂突起177の形成位置に対応する位置に、樹脂突起177の形状に対応した凹部181が形成されている。更に、この凹部181の表面には、金属膜173が形成されている。

上記構成とされたリードフレーム180には、先ず半導体素子171が搭載される。半導体素子171がリードフレーム180に搭載される、続いてリードフレーム180はワイヤボンディング装置に装着され、半導体素子171に形成された電極パッド174と、リードフレーム180に形成されている金属膜173との間にワイヤ178が配設される。これにより、半導体素子171と金属膜173は電気的に接続された構成となる。図72は、以上の説明した処理が終了した状態を示している。

15 上記したワイヤ178の配設処理が終了すると、続いてリードフレーム180上に半導体素子171を封止するよう樹脂パッケージ172を圧縮成172を形成する。本実施例では、樹脂パッケージ172を圧縮成形により形成している。図73は、樹脂パッケージ172が形成されたリードフレーム180を示している。

20 上記した樹脂パッケージ172の形成処理が終了すると、図73に破線で示す位置で切断処理が行なわれると共に、樹脂パッケージ172をリードフレーム180から分離され半導体装置170を形成する分離工程が実施される。この分離工程は、リードフレーム180をエッチング液に浸漬させて溶解することにより行なわれる。この分離工程で用いられるエッチング液は、リードフレーム180のみを溶解し、金属膜173は溶解しない性質を有するエッチング液を選定している。

従って、リードフレーム180が完全に溶解されることにより、 樹脂パッケージ172はリードフレーム180から分離される。こ

10

15

20

25

の際、金属膜173は樹脂突起177に配設された状態となるため、図71に示す半導体装置170が形成される。このように、リードフレーム180を溶解することにより樹脂パッケージ172をリードフレーム180から分離する方法を用いることにより、リードフレーム180からの樹脂パッケージ172の分離処理を確実かつ容易に行うことができ、歩留りを向上することができる。

一方、図74に示される半導体装置170Aは、一つの樹脂パッケージ172内に複数の半導体素子171を配設した構成としたものである。このように、一つの樹脂パッケージ172内に複数の半導体素子171を配設することにより、半導体装置170Aの多機能化を図ることができる。尚、この半導体装置170Aの製造方法は、図72及び図73を用いて説明した製造方法と略同一であり、図75(B)で示す切断箇所が異なる程度の差異である。このため、半導体装置170Aの製造方法に関する詳細説明は省略するものとする。

図78万至図80は本発明の第30実施例である半導体装置及びその製造方法を示している。先ず、図78を用いて本発明の第30実施例である半導体装置210について説明する。尚、以下説明する各実施例においては、T-BGA(Tape-Ball Grid Array)構造の半導体装置を例に挙げて本発明を説明するが、他のBGA構造の半導体装置においても本発明を適用することができる。

半導体装置210は、大略すると半導体素子211,配線基板212,枠体213,突起電極214,及び封止樹脂215等により 構成されている。

半導体素子211はいわゆるベアチップであり、その下面には複数のバンプ電極216が形成されている。この半導体素子211は、フリップチップボンディングされることにより配線基板212に電気的にまた機械的に接続されている。

配線基板212は、ベースフィルム217(可撓性基材), リー

10

25

ド218及び絶縁膜219(ソルダーレジスト)等により構成されている。ベースフィルム217は例えばポリイミド等の可撓性を有した絶縁性フィルムであり、このベースフィルム217には例えば銅箔等の導電性金属膜により所定パターンのリード218が形成されている。

また、ベースフィルム217はリード218及び絶縁膜219に 比べてその厚さが大であり、また機械的強度も高く設定されている。 よって、リード218及び絶縁膜219はベースフィルム217に 保持された構成とされている。また、上記のようにベースフィルム 217は可撓性を有しており、かつリード218及び絶縁膜219 は膜厚が薄いため、配線基板212は折り曲げ可能な構成とされて いる。更に、このベースフィルム217の略中央位置には、半導体 素子211を装着するための装着孔217aが形成されている。

一方、リード218は半導体素子211に配設されたバンプ電極216の数に対応して複数個形成されており、インナーリード部220及びアウターリード部221を一体的に形成した構成とされている。インナーリード部220はリード218の内側に位置する部分であり、半導体素子211のバンプ電極216が接合される部位である。また、アウターリード部221はインナーリード部220に対し外周に位置する部分であり、突起電極214が接続される部位である。

また、絶縁膜219はポリイミド等の絶縁性の樹脂膜であり、突起電極214の形成位置には接続孔219aが形成されている。この接続孔を介してリード218と突起電極214とは電気的に接続される構成とされている。この絶縁膜219によりリード218は保護される構成となっている。

一方、枠体213は例えば銅或いはアルミニウム等の金属材料により形成されている。この枠体213の中央部には、前記したベースフィルム217に形成された装着孔217aと対向するよう構成

10

15

20

25

されたキャビティ223が形成されている。本実施例においては、 キャビティ223は枠体213を上下に貫通した穴として構成され ている。また、この枠体213は平面視した状態で矩形状とされて おり、従ってキャビティ223が形成されることにより枠体213 は矩形枠状形状を有した構造となる。

前記した配線基板212は上記構成とされた枠体213の下面に接着剤222により接合され、これにより可撓性を有した配線基板212は枠体213に固定された構成となる。また、配線基板212が枠体213に配設された状態において、前記したリード218のインナーリード部220はキャビティ223内に延出するよう構成されている。半導体素子211は、このキャビティ223内に延出したインナーリード部220にフリップチップ接合され、従って半導体素子211はキャビティ223内に位置した構成となる。

また、リード218のアウターリード部221は枠体213の下面側に位置するよう配設されており、このアウターリード部221には突起電極214が配設される。本実施例では、突起電極214として半田バンプを用いており、この突起電極214は半田ボールを絶縁膜219に形成された接続孔219aを介してアウターリード部221に接合することにより形成される。

この際、上記したように突起電極214が配設されるアウター リード部221は枠体213の下面側に位置しており、可撓性を有 する配線基板212を用いてもアウターリード部221は枠体21 3により可撓変形が規制されている。よって、可撓性を有する配線 基板212を用いても、配設される突起電極214の位置にバラツ キが発生するようなことはなく、実装性を向上させることができる。

また、半導体素子211が装着されたキャビティ223内には封 止樹脂215が配設されている。この封止樹脂215は、後述する ように圧縮成形法を用いて形成される。キャビティ223内に封止 樹脂215を配設することにより、半導体素子211,バンプ電極

10

15

25

216,及びリード218のインナーリード部220は樹脂封止された構成となるため、半導体素子211及びリード218のインナーリード部220を確実に保護することができる。

続いて、上記構成とされた半導体装置210の製造方法(第30 実施例に係る製造方法)について、図79を用いて説明する。

半導体装置210は、大略すると半導体素子211を形成する半 導体素子形成工程,配線基板212を形成する配線基板形成工程, 突起電極214を形成する突起電極形成工程,半導体素子211を 配線基板212に搭載する素子搭載工程,封止樹脂215により半 導体素子211等を樹脂封止する樹脂封止工程,各種信頼性試験を 行なう試験工程等の種々の工程を実施することにより製造される。

この各工程の内、半導体素子形成工程,配線基板形成工程,突起電極形成工程,素子搭載工程,及び試験工程は、周知の技術を用いて実施されるものであり、本願発明の要部は樹脂封止工程以降にあるため、以下の説明では樹脂封止工程のみについて説明するものとする。

図79は樹脂封止工程の第30実施例を示している。

樹脂封止工程が開始されると、先ず図79に示されるように、半導体素子形成工程,配線基板形成工程,及び素子搭載工程等を経る 20 ことにより半導体素子211が搭載された配線基板212を半導体 装置製造用金型224(以下、単に金型という)に装着する。

ここで、金型224の構造について説明する。金型224は、大略すると上型225と下型226とにより構成されている。この上型225及び下型226には、共に図示しないヒーターが内設されており、後述する成形前状態の封止樹脂(成形前の封止樹脂を特に符号227を附して示す)を加熱溶融しうる構成とされている。

上型225は、図示しない昇降装置により図中矢印Z1, Z2方向に昇降動作する構成とされている。また、上型225の下面は キャビティ面225aとされており、このキャビティ面225aは

PCT/JP97/02405

5

10

25

平坦面とされている。従って、上型 2 2 5 の形状は極めて簡単な形状とされており、安価に上型 2 2 5 を製造することができる。

一方、下型226は第1の下型半体228と第2の下型半体22 9とによりなり、第1の下型半体228は第2の下型半体229の 内部に配設された構成とされている。この第1及び第2の下型半体 228,229は、夫々図示しない昇降機構により矢印Z1,Z2 方向に独立して移動可能な構成とされている。

また、本実施例では、第1の下型半体228の上面に形成されたキャビティ面230に樹脂フィルム231が配設され、この樹脂フィルム231の上部に封止樹脂227が載置されて樹脂封止処理が行なわれる。ここで用いる樹脂フィルム231は、例えばポリイミド、塩化ビニール、PC、Pet、静分解性樹脂を用いることが可能であり、後述する樹脂成形時に印加される熱により劣化しない材料が選定されている。

樹脂封止工程では、先ず半導体素子211が搭載された配線基板212を金型224に装着する。具体的には、上型225と第2の下型半体229とが近接するようる。続いて、上型225と第2の下型半体229とが近接するよう移動させて、上型225と第2の下型半体229とにより配線基板212を挟持する。図79は、上型225と第2の下型半体229との間に配線基板212を挟持させることにより、配線基板212が金型224に装着された状態を示している。

また、第1の下型半体228上に載置された封止樹脂227は、例えばポリイミド,エポキシ(PPS, PEEK, PES及び耐熱性液晶樹脂等の熱可塑性樹脂)等の樹脂であり、本実施例においてはこの樹脂を円柱形状に成形した構成のものを用いている。また、封止樹脂227の載置位置は、配線基板212に搭載された半導体素子211と対向するように、第1の下型半体228の略中央位置に選定されている。

10

15

上記のように配線基板212が金型224に装着されると、続いて封止樹脂227のの圧縮形成処理が実施される。圧縮形成処理が開始されると、金型224による加熱により封止樹脂227が溶融しうる温度まで昇温したことを確認した上で、第1の下型半体228がZ2方向に上動される。

第1の下型半体228をZ2方向に上動することにより過熱され溶融した封止樹脂227も上動し、やがて封止樹脂227は配線基板212に至る。そして、更に第1の下型半体228が上動することにより封止樹脂227は圧縮され、インナーリード部220と半導体素子211との離間部分等よりキャビティ223内に封止樹脂227は進入する。

この際、上記のように封止樹脂227は第1の下型半体228に押圧されることにより圧縮されており、この圧縮率をもって封止樹脂227はキャビティ223内に進行する。上記樹脂封止処理を行なうことにより、図78に示されるように、キャビティ223内及び半導体素子211の上部に封止樹脂215が形成され、これにより半導体素子211,バンプ電極216,及びインナーリード部220は封止樹脂215により保護された状態となる。

上記のように、本実施例の樹脂封止工程では、封止樹脂227は 20 金型224内で圧縮されつつ樹脂成形されることとなる(この樹脂 成形法を圧縮成形法という)。このように封止樹脂227を圧縮成 型法を用いて成形することにより、半導体素子211と配線基板2 12との間に形成される狭い隙間部分にも確実に樹脂を充塡することができる。

25 また、圧縮成型法では成形圧力が低くてよいため、樹脂成形時に 配線基板 2 2 4 に変形が生じたり、また半導体素子 2 1 1 と配線基 板 2 1 2 との電気的接続部位(即ち、バンプ電極 2 1 6 とインナー リード部 2 2 0 との接続位置)に負荷が印加されることを防止でき る。これにより、樹脂封止工程において、半導体素子 2 1 1 と配線

10

15

20

25

基板 2 1 2 との接続が切断されることを防止することができ、信頼 性の高い樹脂封止処理を行なうことができる。

尚、上記樹脂封止工程を実施する際、第1の下型半体228の可動速度が速いと圧縮成形による成形圧力が急激に増大し、バンプ電極216とインナーリード部220との接続位置等に損傷が発生するおそれがある。また、第1の下型半体228の可動速度が遅いと、成形圧力が低くなることにより封止樹脂227が装塡されない箇所が発生したり、また樹脂封止に時間がかかるために製造効率が低下することが考えられる。そこで、第1の下型半体228の移動速度は、上記した相反する問題点が共に発生しない適正な速度に選定されている。

上記のように封止樹脂 2 1 5 が形成されると、続いて配線基板 2 1 2 を金型 2 2 4 から取り外す処理が実施される。配線基板 2 1 2 を金型 2 2 4 から取り外すには、先ず第 1 の下型半体 2 2 8 を Z 1 方向に下動させる。この際、第 1 の下型半体 2 2 8 のキャビティ面 2 3 0 には離型性の良好な樹脂フィルム 2 3 1 が配設されているため、第 1 の下型半体 2 2 8 は封止樹脂 2 1 5 から容易に離間する。

上記のように第1の下型半体228が封止樹脂215から離間すると、続いて上型225と第2の下型半体229は互いに離間する方向に移動し、これにより配線基板212を金型224から取り外すことが可能となる。尚、第1の下型半体228を移動させるタイミングと、第2の下型半体229及び上型225を移動させるタイミングは、同じタイミングとしても特に問題が発生するようなことはない。

上記のように配線基板212が金型224から取り外されると、 続いて配線基板212に突起電極214が形成される。この突起電極214の形成方法は種々あるが、本実施例では半田ボールを予め 製造しておき、この半田ボールを配線基板212に形成されている 接続孔219aに転写した上で過熱処理しリード218に接合させ

10

る転写法が用いられている。上記した一連の製造方法を経ることにより、図78に示される半導体装置が製造される。

一方、図80は図78に示した半導体装置210を製造する際に 実施される樹脂封止工程の第31実施例を示している。図80にお いて、図79に示した構成と同一構成については同一符号を附して その説明を省略する。

図78に示した樹脂封止工程では、離型性を向上させるための樹脂フィルム31は、第1の下型半体28のキャビティ面230のみに配設された構成とされていた。しかるに、図79に示されるように、上型225のキャビティ面225aも封止樹脂215と接触する部位を有している。

このため、本実施例に係る樹脂封止工程では、上型225のキャビティ面225aにも離型性の良好な樹脂フィルム232を配設したことを特徴とするものである。この樹脂フィルム232の材質は、前記した樹脂フィルム231の材質と同じものでよい。また、樹脂フィルム232を配設するには、配線基板212を金型224に装着する前に、予め樹脂フィルム232を上型225のキャビティ面225aに配設しておき、その上で配線基板212を上型225と第2の下型半体229により挟持させる。

20 このように、樹脂フィルム232を配設するのに特に処理が増えるようなことはなく、かつ封止樹脂215が形成され配線基板212を金型224から離型する際には、封止樹脂215を上型225のキャビティ面225aから容易に離間させることができる。

続いて、本発明の第31実施例である半導体装置について説明す 25 る。

図81は本発明の第31実施例である半導体装置210Aを示している。尚、図81において図78に示した第30実施例に係る半導体装置10と同一構成については同一符号を附してその説明を省略する。

15

20

25

本実施例に係る半導体装置 2 1 0 A は、封止樹脂 2 1 5 の実装側面 (図中下面) に放熱板 2 3 3を設けたことを特徴とするものである。この放熱板 2 3 3 は、例えばアルミニウム等の放熱特性の良好な金属により形成されている。このように、半導体素子 2 1 1 を封止 は 3 3 を配設することにより、半導体素子 2 1 1 で発生した熱は放熱板 2 3 3 を介して効率よく放熱される。よって、半導体素子 2 1 1 の温度上昇を抑制することができ、半導体装置 2 1 0 A の作動時における信頼性を向上することができる。

10 また、本実施例に係る半導体装置210Aは、前記した第30実施例に係る半導体装置210に対し、配線基板212の配設向きが上下逆となっている。即ち、最下層にベースフィルム217が配設され、その上にリード218, 絶縁膜219が順次積層された構成とされている。

従って、絶縁膜219が接着剤222により枠体213に接合されており、また突起電極214が配設される接続孔217bはベースフィルム217に形成されている。このように、配線基板212の配設向きは、接続孔217b,219aの形成位置を適宜選定することにより、ベースフィルム217を上側としても、逆に絶縁膜219を上側としても構わない。

図82及び図83は、図81に示した半導体装置210Aの製造工程の内、樹脂封止工程を説明するための図である。尚、図82及び図83において、図79及び図80に示した構成と同一構成については同一符号を附してその説明を省略する。

図82に示す樹脂封止工程では、図79に示した樹脂フィルム231に代えて、放熱板233を第1の下型半体228のキャビティ面230上に配設したことを特徴とするものである。従って、封止樹脂227は放熱板233の上部に載置されている。また、放熱板233の大きさはキャビティ面230の大きさに比べて若干小さく

設定されているため、放熱板233を配設することにより第1の下型半体228の移動が阻害されるようなことはない。

上記のように放熱板233が配設された金型224を用いた封止 樹脂227の圧縮成形処理は、基本的には図79を用いて説明した 圧縮成形処理と同様である。但し、封止樹脂227は第1の下型半 体228の上動に伴い上動する放熱板233に押圧されて圧縮成形 される。

この際、放熱板233と封止樹脂227の離型性は良好ではなく、かつ放熱板233は単に金属製の第1の下型半体228に載置されただけであるため、封止樹脂215の成形後に第1の下型半体228を下動させると、放熱板233は封止樹脂215に付着した状態となる。即ち、樹脂封止工程を実施することにより、放熱板233を封止樹脂215に配設する処理を同時に行なうことができ、よって放熱板233を有した半導体装置210Aを容易に製造することができる。

図83に示す樹脂封止工程では、放熱板233を第1の下型半体228のキャビティ面230上に配設すると共に、図80に示したと同様に上型225のキャビティ面225aに離型性の良好な樹脂フィルム232を配設したことを特徴とするものである。

20 よって、本実施例の樹脂封止工程によっても放熱板233を有した半導体装置210Aを容易に製造することができ、かつ封止樹脂215を上型225のキャビティ面225aから容易に離間させることができる。

続いて、本発明の第32実施例である半導体装置について説明す 25 る。

図84は本発明の第32実施例である半導体装置210Bを示している。尚、図84において図78に示した第30実施例に係る半導体装置210と同一構成については同一符号を附してその説明を省略する。

10

15

20

25

本実施例に係る半導体装置210Bは、第31実施例に係る半導体装置210Aと同様に封止樹脂215の実装側面(図中下面)に第1の放熱板233を設けると共に、枠体213の上面側に第2の放熱板234を設けたことを特徴とするものである。この第2の放熱板234も第1の放熱板233と同様に、例えばアルミニウム等の放熱特性の良好な金属により形成されている。

このように、半導体素子211を挟んでその上部及び下部に夫々 放熱板233,234を配設することにより、半導体素子211で 発生した熱をより効率的に放熱することができ、半導体装置210 Bの信頼性を向上することができる。また、第2の放熱板234が 配設される枠体213の材料を放熱性の良好な材質に選定しておく ことにより、更に半導体装置210Bの放熱特性を向上させること ができる。

一方、本実施例に係る半導体装置210Bでは、半導体素子211と配線基板212とを電気的に接続する手段としてワイヤ235を用いている。このため、半導体素子211と配線基板212とを接続する方法としては、先ず第2の放熱板234を枠体213の上面に例えば接着剤(図示せず)を用いて接合し、枠体213に形成されたキャビティ223に第2の放熱板234による底部が形成された構成とする。

続いて、このキャビティ223内の第2の放熱板234に接着剤 236を用いて半導体素子211を接着すると共に、枠体213の 図中下面に配線基板212を接着する。そして、枠体213に第2 の放熱板234及び配線基板212が配設された上で、配線基板2 12のリード218と半導体素子211との間にワイヤボンディン グ法を用いてワイヤ235を配設する。

そして、このワイヤボンディング処理が終了すると、前記した実施例と同様に圧縮成形法により封止樹脂215を形成する。この圧縮成形の際、前記したように、半導体素子211及び枠体213の

25

上部に放熱板234が配設されているため、封止樹脂215が直接上型225と接触することはなく、よって離型性を向上させることができる。

尚、前記した実施例における放熱板234は、半導体素子211 がさほど発熱しないものの場合には、必ずしも放熱性の高い材質を 選定する必要はなく、放熱性の低い材質を用いてもよい。

続いて、本発明の第33実施例である半導体装置について説明する。

図85は本発明の第33実施例である半導体装置210Cを示し 10 ている。尚、図85において図84に示した第32実施例に係る半 導体装置210Bと同一構成については同一符号を附してその説明 を省略する。

本実施例に係る半導体装置210Cに設けられた枠体213Aは、図84を用いて説明した半導体装置210Bにおける第2の放熱板234と枠体213とを一体化した構成とされている。従って、枠体213Aに形成されるキャビティ223Aは、底部237を有した有底形状とされている。

また、半導体素子211はこの底部237に接着剤236を用いて固定され、また配線基板212は枠体213Aの図中下面に配設される。従って、本実施例の構成でも半導体素子211と配線基板212とのワイヤボンディングが可能となる。

上記した本実施例に係る半導体装置210Cの構成では、第32 実施例に係る半導体装置210Bに比べて部品点数及び製造工程が 削減されるため、半導体装置210Cのコスト低減を図ることがで きる。尚、本実施例の構成の半導体装置210Cにおいても、封止 樹脂215の形成方法として圧縮成形法を用いることができる。

続いて、本発明の第34実施例である半導体装置について説明する。

図86は本発明の第33実施例である半導体装置10Dを示して

10

15

20

25

いる。尚、図86において図7に示した第32実施例に係る半導体 装置210Bと同一構成については同一符号を附してその説明を省 略する。

本実施例に係る半導体装置210Dは、半導体素子211を配線 基板212Aの上部に搭載する構成とすることにより、突起電極2 14を半導体素子211の配設位置の真下位置にも形成したことを 特徴とするものである。このため、本実施例に係る配線基板212 Aは、上記した各実施例に係る半導体装置210~210Cと異な り、装着孔217aは形成されていない。

本実施例のように配線基板212Aの上部に半導体素子211を 搭載し、半導体素子211の真下位置にも突起電極214を形成することにより、突起電極214の配設位置に自由度を持たせることができ、また半導体素子210Dの小型化を図ることができる。尚、本実施例の構成の半導体装置210Dにおいても、封止樹脂215の形成方法として圧縮成形法を用いることができる。

続いて、図87を用いて樹脂封止工程の他実施例について説明する。尚、図87において、先に図79を用いて説明した金型224 と同一構成については、同一符号を附してその説明を省略する。

本実施例に用いる金型224Aも大略すると上型225と下型226Aとにより構成されている。但し、本実施例で用いる金型224Aは、複数(本実施例では2個)の封止樹脂215を一括的に形成することが可能な、いわゆる多連処理可能な構成の金型である。

上型225は図79に示した金型224に設けられていたものと略同一構成とされている。しかるに、上記のように本実施例に係る金型224Aは多連処理可能な構成であるため、その形状は大きく形成されている。また、下型226Aは第1及び第2の下型半体228,229Aとにより構成されており、第2の下型半体229の内部には2個の第1の下型半体228が配設された構成とされてい

20

25

る。

また本実施例では、第2の下型半体229Aの中央位置に余剰樹脂を除去する余剰樹脂除去機構240が設けられている。この余剰樹脂除去機構240は、大略すると開口部241,ポット部242,及び圧力制御ロッド243等により構成されている。開口部241は第2の下型半体229Aに形成された壁部238の上部に形成された開口であり、この開口部241はポット部242と連通した構成とされている。

ポット部242はシリンダ構造を有しており、このポット部24 2の内部にはピストン構造とされた圧力制御ロッド243が摺動可能に装着されている。この圧力制御ロッド243は、図示しない駆動機構に接続されており、図中矢印Z1, Z2方向に第2の下型半体229Aに対して昇降動作可能な構成とされている。

続いて、上記構成とされた余剰樹脂除去機構240を具備した金 15 型224Aを用いた樹脂封止工程について説明する。

本実施例に係る樹脂封止工程が開始されると、先ず基板装着工程が実施される。基板装着工程では、配線基板212を金型224Aに装着する。樹脂封止工程の開始直後の状態では、下型226Aは上型225に対してZ1方向に下動した状態となっており、また余剰樹脂除去機構240を構成する圧力制御ロッド243は上動限に移動した状態となっている。

この状態の金型224Aに対し、先ず各第1の下型半体228の上部に樹脂フィルム231を配設した上で封止樹脂227を載置する。続いて、第2の下型半体229Aの上部に配線基板212を搭載した上で、上型225及び下型226Aを互いが近接するよう移動させ、配線基板212を上型225と下型226Aとの間にクランプする。図87は、配線基板212を上型225と下型226Aとの間にクランプした状態を示している。この時点で、金型224A内の第1の下型半体228の上部にはキャビティ部239(空間

10

15

20

25

部)が形成されるが、前記した余剰樹脂除去機構240を構成するポット部242は開口部241を介してキャビティ部239に連通した構成となっている。

上記のように、線基板 2 1 2 がを上型 2 2 5 と下型 2 2 6 A との間にクランプされると、各第1の下型半体 2 2 8 は Z 2 方向に上動を開始する。これにより、封止樹脂 2 2 7 はキャビティ部 2 3 9 内で圧縮されつつ樹脂成形される。この際、半導体素子 2 1 1 を確実に樹脂封止するためには、第1の下型半体 2 2 8 の移動速度を適正な速度に設定する必要がある。第1の下型半体 2 2 8 の移動速度を適正な速度に設定する必要がある。第1の下型半体 2 2 8 の移動速度を適正化することは、換言すればキャビティ部 2 3 9 内における封止樹脂 2 2 7 の圧縮圧力を適正化することと等価である。

本実施例では、金型224Aに余剰樹脂除去機構240を設けることにより、第1の下型半体228の移動速度に加え、圧力制御ロッド243を上下駆動することによっても封止樹脂227の圧縮圧力を制御しうる構成とされている。具体的には、圧力制御ロッド243を下動させることによりキャビティ部239内における封止樹脂227の圧力は低くなり、また圧力制御ロッド243を上動させることによりキャビティ部239内における封止樹脂227の圧力は高くなる。

例えば、封止樹脂227の樹脂量が形成しようとする封止樹脂215の容積よりも多く、余剰樹脂によりキャビティ部239内の圧力が上昇した場合には、適正な樹脂成形が行なえなくなるおそれがある。よって、このような場合には余剰樹脂除去機構240の圧力制御ロッド243をZ1方向に下動させることにより、余剰樹脂を開口部241を介してポット部242内に除去する。これにより、余剰樹脂が発生したとしても、キャビティ部239内の圧力を低下させることができる。

このように、余剰樹脂除去機構240を設けることにより、封止 樹脂227の成形時に余剰樹脂の除去処理を同時に行うことができ、

15

常に適正な圧縮力で樹脂成形することが可能となり、封止樹脂215の成形処理を良好に行なうことができる。また、余剰樹脂が金型224Aから漏洩することを防止することができると共に、封止樹脂227の計量精度は前記した各実施例に比べて低くてもかまわないため封止樹脂227の計量の容易化を図ることができる。

尚、封止樹脂215が形成されると、続いて離型工程が実施され 封止樹脂215が形成された配線基板212は金型224Aから離 型される。

上記したように、本実施例に係る樹脂封止工程によれば、樹脂成 10 形時においてキャビティ部239内の圧力を最適な圧力に制御する とができるため、封止樹脂215内に空気が残留し気泡(ボイド) が発生することを防止できる。

いま、仮に封止樹脂 2 1 5 に気泡が発生した場合を想定すると、 樹脂封止工程の後に加熱処理が行われた場合、この気泡が膨張して 封止樹脂 2 1 5 にクラック等の損傷が発生するおそれがある。しか るに、上記のように余剰樹脂除去機構 2 4 0 を設けることにより、 封止樹脂 2 1 5 に気泡が発生することを防止できるため、加熱時に 封止樹脂 2 1 5 に損傷が発生するおそれれはなく、よって半導体装 置の信頼性を高めることができる。

20 続いて、本発明の第35実施例乃至第47実施例に係る半導体装置及びその製造方法について説明する。尚、図88乃至図102において、図78及び図79に示した第30実施例に係る半導体装置210の構成と対応する構成については同一符号を附してその説明を省略するものとする。

25 図88は本発明の第35実施例である半導体装置210Eを示しており、図89及び図90は半導体装置210の製造方法を示している。第35実施例に係る半導体装置210Eは、配線基板245に半導体素子211の側方に長く延出した延出部246を形成し(図89(A)参照)、この延出部246を枠体213に沿って折

20

25

り曲けることにより枠体213の上面側に引き出すと共に、枠体213の上面に位置する延出部246に突起電極214を形成したことを特徴とするものである。

本実施例で用いる配線基板245は、第30実施例に係る半導体装置210に用いた配線基板212と同様に、ベースフィルム217,リード218及び絶縁膜219とにより構成されている。しかるに、本実施例に係る配線基板245は、ベースフィルム217の材質が第30実施例に用いられているベースフィルムの材質に比べてより可撓変形しやすい材質が選定されている。

10 また、配線基板 2 4 5 の枠体 2 1 3 の下面と対向する部分は、第 3 0 実施例と同様に接着剤 2 2 2 を用いて枠体 2 1 3 に固定され、 延出部 2 4 6 は第 2 の接着剤 2 4 7 により枠体 2 1 3 の上面に固定される。従って、延出部 2 4 6 を枠体 2 1 3 の上面に延出した構成としても、延出部 2 4 6 が枠体 2 1 3 から剝がれるようなことはない。

上記構成とされた半導体装置210Eによれば、突起電極214 は枠体213の上面側に配設される構成となり、また枠体213の 上面は放熱板233等の他の構成物は配設されないため、突起電極 214の形成位置を自由度をもって設定することができる。更に、 突起電極214が枠体213の仮面側に配設される第30実施例の 半導体装置210に比べて、装置形状の小型化を図ることができる。

続いて、上記構成とされた半導体装置210Eの製造方法について説明する。半導体装置210を製造するには、先ず図89(A)及び図103に示されるような配線基板245を作成する。この配線基板245は、半導体素子211が搭載される矩形状の基部251の外周四辺に延出部246が形成された構成とされている。

また、基部251の中央位置には半導体素子211が装着される 装着孔248(図103に示される)が形成されており、この装着 孔248の外周縁位置から延出部246の突起電極214が配設さ

10

15

20

25

れる位置に形成されたランド部249までの間にはリード218が 形成されている。更に、延出部246の形状は、折り曲げた際に隣 接する延出部246同士が係合しないよう台形形状とされている。

尚、リード218は絶縁膜219により保護されているが(図90(E)参照)、ランド部249の形成位置、即ち突起電極214の形成位置は絶縁膜219は除去され、リード218が露出した構成となっている。また、図103は、図89(A)に示す配線基板245を拡大して示す図である。

上記構成とされた配線基板245の上面側には、半導体素子211がフリップチツプ接合されると共に、枠体213が接着剤222を用いて接合される。この際、本実施例で用いる枠体213は、前記したように延出部246がその外周に配設されるため、第30実施例で用いた枠体213に比べて小さな形状とされている。尚、図89(A)は、半導体素子211が搭載された状態の配線基板245を示している。

続いて、図89(A), (B)に示されるように、半導体素子211及び枠体213が配設された配線基板245を金型224に装着する。本実施例で用いている金型224Bは、上型225Aに半導体素子211及び枠体213を収納するキャビテイ250が形成されている。

配線基板245が金型224Bに装着されると、図89(C)に示されるように、放熱板233を介してその上部に封止樹脂227が載置された第1の下型半体228は上動し、封止樹脂227は圧縮成形される。これにより、図89(D)に示されるように、半導体素子211及び配線基板245の下面所定範囲は封止樹脂215により封止された構成となる。また、同時に放熱板は封止樹脂215に接合された構成となる。

上記のように配線基板245に封止樹脂215が形成されと、配線基板245は金型224Bから離型される。図90(E)は、金

10

15

20

25

型224Bから離型された配線基板245を示している。同図に示されるように、配線基板224は、半導体素子211が搭載された基部251より側方に長く延出した延出部246が形成された構成となっている。この離型直後の状態では、基部251及び延出部246は面一状態となっている。本実施例では、この延出部246の上面には第2の接着剤247が塗布される。

上記のように、配線基板 2 4 5 に形成された延出部 2 4 6 の状面に第 2 の接着剤 2 4 7 が塗布されると、続いて延出部 2 4 6 を折曲する折曲工程が実施される。折曲工程では、図 9 0 (F)に示されるように、延出部 2 4 6 を同図中矢印で示す方向に折曲処理を行い、この折曲された延出部 2 4 6 を第 2 の接着剤 2 4 7 により枠体 2 1 3 の上面に接着する。

図90(G)は、折曲工程が終了した状態の配線基板245を示している。同図に示されるように、延出部246を折曲形成して枠体213の上面に引き出す構成とすることにより、突起電極214の形成位置であるランド部249の形成位置は、枠体213の上部に位置することとなる。

続いて、突起電極形成工程が実施され、前記した枠体213の上部に位置するランド部249に、例えば転写法を用いて突起電極214が形成され、図88に示す半導体装置210Eが形成される。上記したように、本実施例に係る半導体装置210Eの製造方法も第30実施例で説明した製造方法と同様に圧縮成形を用いて封止樹脂215の形成を行うことができるため、信頼性の高い半導体装置210Eを製造することができる。また、延出部246を枠体213の上面に引き出す処理も、単に延出部246を折曲形成するだけで行えるため、容易に行うことができる。

続いて、本発明の第36実施例に係る半導体装置及びその製造方法について説明する。図91は本発明の第36実施例である半導体装置210F及びその製造方法を説明するための図である。尚、図

10

15

20

25

PCT/JP97/02405

91において、図88乃至図90に示した構成と同一構成については同一符号を付してその説明を省略する。

図91(D)は、本発明の第36実施例である半導体装置210 Fを示している。本実施例に係る半導体装置210Fは、前記した 第35実施例に係る半導体装置210Eと同一構成とされている。 しかるに、その製造方法において、図91(A), (B)に示され るように、第2の接着剤247を配線基板245ではなく、枠体2 13に塗布しておく点で相違する。このように、第2の接着剤24 7の塗布位置は、第35実施例で示したように配線基板245に 行っても、また本実施例のように枠体213に塗布してもかまわない。

続いて、本発明の第37実施例に係る半導体装置及びその製造方法について説明する。図92は本発明の第37実施例である半導体装置210G及びその製造方法を説明するための図である。尚、図92において、図88乃至図90に示した構成と同一構成については同一符号を付してその説明を省略する。

図92(D)は、本発明の第37実施例である半導体装置210 Eを示している。本実施例に係る半導体装置210Gは、前記した 第35及び第36実施例に係る半導体装置210E,210Fに対 し、配線基板245の配置が上下逆の構成となっている点で相違し た構成とされている。

即ち、図92(A)に示されるように、配線基板245は、下層側からベースフィルム217,リード218,絶縁膜219が順次積層された構成となっている。従って、折曲形成を行い延出部246が枠体213の上部に位置した際、突起電極214をリード218と接続するための接続孔217bは、ベースフィルム217に形成されている。

本実施例のように、第35及び第36実施例に係る半導体装置2 10E, 210Fに対して配線基板245が上下逆に配設された構

10

15

20

25

成としても、第35及び第36実施例に係る半導体装置210E, 210Fと同様の効果を有する半導体装置210Gを実現すること ができる。また、本実施例の構成では、絶縁膜219は必ずしも形 成する必要はなく、枠体213及び各接着剤222, 247の材質 を電気的に絶縁性を有する材質とすることにより、絶縁膜219を 不要とすることができる。この場合、配線基板245のコスト低減 を図ることができる。

続いて、本発明の第38実施例に係る半導体装置及びその製造方法について説明する。図93は本発明の第38実施例である半導体装置210H及びその製造方法を説明するための図である。尚、図93において、図88乃至図90に示した構成と同一構成については同一符号を付してその説明を省略する。

上記のように接続孔217b及び第2の接着剤247が配設された配線基板245は、延出部246が図93(B)に矢印で示すように放熱板233側に折り曲げられる。これにより、延出部246

10

20

25

は第2の接着剤247により放熱板233に固定されると共に、接続孔217bは下方に開口した状態となる。続いて、接続孔217bに転写法等を用いてリード218と電気的に接続した状態の突起電極214を形成する。これにより、図93(D)に示される半導体装置210Hが製造される。

上記製造方法により製造される半導体装置210Hは、延出部246が放熱板233の下部に位置する構成となるため、半導体素子211が外部に露出した構成となる。このため、半導体素子211で発生する熱を効率よく放熱することが可能となり、半導体装置210Hの放熱特性を向上させることができる。

尚、本実施例に係る半導体装置210Hにおいても、延出部24 6が折曲され、この折曲部分に突起電極214が形成されるため、 半導体装置210Hの小型化を図ることができる。

続いて、本発明の第39実施例に係る半導体装置及びその製造方法について説明する。図94は本発明の第39実施例である半導体装置210I及びその製造方法を説明するための図である。尚、図94において、図88乃至図90に示した構成と同一構成については同一符号を付してその説明を省略する。

図94(D)は、本発明の第39実施例である半導体装置210 Iを示している。本実施例に係る半導体装置210Iは、前記した 第38実施例に係る半導体装置210Hと同一構成とされている。 しかるに、その製造方法において、図94(A), (B)に示され るように、第2の接着剤247を配線基板245ではなく、放熱板 233に塗布しておく点で相違する。このように、第2の接着剤2 47の塗布位置は、第38実施例で示したように配線基板245に 行っても、また本実施例のように放熱板233に塗布してもかまわない。

続いて、本発明の第40実施例に係る半導体装置及びその製造方法について説明する。図95は本発明の第40実施例である半導体

20

25

装置210J及びその製造方法を説明するための図である。尚、図95において、図88乃至図90及び図94に示した構成と同一構成については同一符号を付してその説明を省略する。

図95(D)は、本発明の第40実施例である半導体装置210 Jを示している。本実施例に係る半導体装置210Jは、先に図9 4を用いて説明した半導体装置210Iに放熱フィン252を配設 した構造を有することを特徴とするものである。この放熱フィン2 52は、例えば接着剤等を用いて半導体素子211及び枠体213 の上面に固定された構成とされている。

10 上記のように、本実施例に係る半導体装置210Jは図94に示した半導体装置210Iと同様な配線基板構造を有しているため、本実施例においても延出部246は半導体素子211の下部に配設された放熱板233側に折曲された構成とされている。このように、延出部246を放熱板233側に折曲することにより、半導体素子211の上面は露出した状態となっている。

従って、半導体素子211の露出部分に放熱フィン252を配設することにより、図94に示した半導体素子211の上面を露出させた構成に比べ、半導体素子211で発生した熱をより効率良く放熱することができる。

また、半導体素子211の上面が放熱フィン252により覆われるため、放熱フィン252は半導体素子211を保護する保護部材としても機能する。よって、放熱フィン252を設けることにより、半導体装置210Jの信頼性を向上させることができる。

続いて、本発明の第41実施例に係る半導体装置及びその製造方法について説明する。図96は本発明の第41実施例である半導体装置210K及びその製造方法を説明するための図である。尚、図96において、図84及び図88乃至図90に示した構成と同一構成については同一符号を付してその説明を省略する。

図96(D)は、本発明の第41実施例である半導体装置210

10

Kを示している。本実施例に係る半導体装置210Kは、先に図84を用いて説明した第32実施例の係る半導体装置210Bと類似した構造を有しており、具体的には、枠体213の上面側に第2の放熱板234を設けたことを特徴とするものである。この第2の放熱板234も第1の放熱板233と同様に、例えばアルミニウム等の放熱特性の良好な金属により形成されている。

このように、半導体素子211を挟んでその上部及び下部に夫々 放熱板233,234を配設することにより、半導体素子211で 発生した熱をより効率的に放熱することができ、半導体装置210 Kの信頼性を向上することができる。

続いて、半導体装置210Kの製造方法について説明する。本実施例に係る半導体装置210Kでは、半導体素子211と配線基板245とを電気的に接続する手段としてワイヤ35を用いている。このため、半導体素子211と配線基板245とをワイヤ接続するために、先ず第2の放熱板234を枠体213の上面に例えば接着剤(図示せず)を用いて接合して一体化し、枠体213に形成されたキャビティ223に第2の放熱板234による底部が形成された構成とする。

続いて、このキャビティ223内の第2の放熱板234に接着剤20 236を用いて半導体素子211を接着すると共に、枠体213の図中下面に配線基板245を接着する。そして、枠体213に第2の放熱板234及び配線基板245が配設された上で、配線基板245のリード218と半導体素子211との間にワイヤボンディング法を用いてワイヤ235を配設する。

25 そして、このワイヤボンディング処理が終了すると、前記した実施例と同様に圧縮成形法により封止樹脂215を形成する。この圧縮成形の際、前記したように、半導体素子211及び枠体213の上部に放熱板234が配設されているため、封止樹脂215が直接上型225と接触することはなく、よって離型性を向上させること

よじょしょとりんしょんこ

5

10

15

20

25

ができる。図96(A)は、上記のようにして放熱板234,ワイヤ235,及び封止樹脂215が配設された配線基板245を示している。尚、本実施例では放熱板234を用いた構成としたが、放熱板234に代えて放熱特性の低い板材を用いることも可能である。

続いて、図96(B)、(C)に示されるように、配線基板24 5に形成された延出部246を上記した放熱板234側に折曲し、 第2の接着材247を用いて放熱板234に固定する。その上で、 突起電極214を延出部246に露出した状態のランド部249に 転写法等を用いて設けることにより、図96(D)に示す半導体装置210Kが製造される。

続いて、本発明の第42及び第43実施例に係る半導体装置及びその製造方法について説明する。図97は本発明の第42実施例である半導体装置210L及びその製造方法を説明するための図であり、また図98は本発明の第43実施例である半導体装置210M及びその製造方法を説明するための図である。尚、図97及び図98において、図88乃至図90、及び図96に示した構成と同一構成については同一符号を付してその説明を省略する。

図97(D)は、本発明の第42実施例である半導体装置210 Lを示している。本実施例に係る半導体装置210Lは、前記した 第41実施例である半導体装置210Kと同様に、枠体213の上 面側に第2の放熱板234を設けた構成とされている。しかるに、 本実施例に係る半導体装置210Lは、第41実施例である半導体 装置210Kに対し、配線基板245の配置が上下逆の構成となっ ている。

即ち、図97(A)に示されるように、配線基板245は、下層側からベースフィルム217,リード218,絶縁膜219が順次積層された構成となっている。このように、第41実施例である半導体装置210Kに対して配線基板245が上下逆に配置された構成としても、第41実施例である半導体装置210Kと同様の効果

を有する半導体装置210Gを実現することができる。

5

10

15

20

25

尚、本実施例の構成では、延出部246は第2の放熱板234側に向けて上側に折曲される構成とされている。また、本実施例の構成では、絶縁膜219は必ずしも形成する必要はなく、枠体213及び各接着剤222,247の材質を電気的に絶縁性を有する材質とすることにより、絶縁膜219を不要とすることができる。

図98(D)は、本発明の第43実施例である半導体装置210 Mを示している。本実施例に係る半導体装置210Mも、前記した 第41実施例である半導体装置210Kと同様に、枠体213の上 面側に第2の放熱板234を設けた構成とされている。しかるに、 本実施例に係る半導体装置210Kでは、前記した第41及び第4 2実施例に係る半導体装置210K,210Lでは延出部246を 第2の放熱板234側に折曲していたのに対し、延出部246を放 熱板233側に折曲したことを特徴とするものである。尚、延出部 246を折曲し放熱板233に接着する方法は、先に図93を用い て説明した第38実施例に係る半導体装置210Hと同じであるた め、その説明は省略する。

本実施例に係る半導体装置 2 1 0 Mによれば、延出部 2 4 6 が放 熱板 2 3 3 の下部に位置する構成となるため、第 2 の放熱板 2 3 4 が外部に露出した構成となる。このため、半導体素子 2 1 1 で発生する熱を第 2 の放熱板 2 3 4 を介して効率よく放熱することが可能となり、よって半導体装置 2 1 0 Mの放熱特性を向上させることができる。更に、本実施例に係る半導体装置 2 1 0 Mにおいても、延出部 2 4 6 が折曲され、この折曲部分に突起電極 2 1 4 が形成されるため、半導体装置 2 1 0 Mの小型化を図ることができる。

続いて、本発明の第44実施例に係る半導体装置及びその製造方法について説明する。図99は本発明の第44実施例である半導体装置210N及びその製造方法を説明するための図である。尚、図99において、図37及び図88乃至図90に示した構成と同一構

成については同一符号を付してその説明を省略する。

5

10

25

図99(D)は、本発明の第44実施例である半導体装置210 Nを示している。本実施例に係る半導体装置210Nに配設される 枠体213Aは、図96を用いて説明した半導体装置210Kにお ける第2の放熱板234と枠体213とを一体化した構成とされて いる。従って、枠体213Aに形成されるキャビティ223Aは、 底部237を有した有底形状とされている。

半導体素子211は底部237に接着剤236を用いて固定され、また配線基板245は枠体213Aの図中下面に配設される。従って、本実施例の構成でも半導体素子211と配線基板245とのワイヤボンディングが可能となる。また、本実施例に係る半導体装置210Nの構成では、第41実施例に係る半導体装置210Nに比べて部品点数及び製造工程が削減されるため、半導体装置210Nのコスト低減を図ることができる。

15 続いて、半導体装置 2 1 0 Nの製造方法について説明する。本実施例に係る半導体装置 2 1 0 Nにおいても、半導体素子 2 1 1 と配線基板 2 4 5 とを電気的に接続する手段としてワイヤ 2 3 5 を用いている。このため、先ず枠体 2 1 3 Aに形成されている底部 2 3 7に接着剤 2 3 6 を用いて半導体素子 2 1 1 を接着すると共に枠体 2 1 3 Aの図中下面に配線基板 2 4 5 を接着し、その上で配線基板 2 4 5 のリード 2 1 8 と半導体素子 2 1 1 との間にワイヤボンディング法を用いてワイヤ 2 3 5 を配設する。

このワイヤボンディング処理が終了すると、前記した各実施例と 同様に圧縮成形法により封止樹脂215を形成する。この圧縮成形 の際、枠体213Aは底部237が形成されることにより面一の状 態となっており、封止樹脂215が直接上型225と接触すること はなく、よって離型性を向上させることができる。図99(A)は、 上記のようにして放熱板234,ワイヤ235,及び封止樹脂21 5が配設された配線基板245を示している。

10

25

続いて、図96(B), (C)に示されるように、配線基板24 5に形成された延出部246を枠体213Aの上面側に折曲し、第 2の接着材247を用いて放熱板234に固定する。その上で、突 起電極214を延出部246に露出した状態のランド部249に転 写法等を用いて設けることにより、図99(D)に示す半導体装置 210Nが製造される。

続いて、本発明の第45及び第46実施例に係る半導体装置及びその製造方法について説明する。図100は本発明の第45実施例である半導体装置210P及びその製造方法を説明するための図であり、また図101は本発明の第46実施例である半導体装置210Q及びその製造方法を説明するための図である。尚、図100及び図101において、図88乃至図90、及び図99に示した構成と同一構成については同一符号を付してその説明を省略する。

図100(D)は、本発明の第45実施例である半導体装置21 0Pを示している。本実施例に係る半導体装置210Pは、前記した第44実施例である半導体装置210Nと同様に、枠体213Aに底部237が一体的に形成された構成とされている。しかるに、本実施例に係る半導体装置210Pは、第44実施例である半導体装置210Nに対し、配線基板245の配置が上下逆の構成となっている。

即ち、図100(A)に示されるように、配線基板245は、下層側からベースフィルム217,リード218,絶縁膜219が順次積層された構成となっている。このように、第44実施例である半導体装置210Nに対して配線基板245が上下逆に配置された構成としても、第44実施例である半導体装置210Nと同様の効果を有する半導体装置210Pを実現することができる。

尚、本実施例の構成では、延出部246は枠体213Aの上面側に向けて上側に折曲される構成とされている。また、本実施例の構成では、絶縁膜219は必ずしも形成する必要はなく、枠体213

PC"I'mx">11U44U

5

10

15

20

25

A及び各接着剤222,247の材質を電気的に絶縁性を有する材質とすることにより、絶縁膜219を不要とすることができる。

図101(D)は、本発明の第46実施例である半導体装置210Qを示している。本実施例に係る半導体装置210Qも、前記した第44実施例である半導体装置210Nと同様に、枠体213Aに底部237が一体的に形成された構成とされている。しかるに、本実施例に係る半導体装置210Qでは、前記した第44及び第45実施例に係る半導体装置210N,210Pでは延出部246を枠体213Aの上面側に折曲していたのに対し、延出部246を放熱板233側に折曲したことを特徴とするものである。尚、延出部246を折曲し放熱板233に接着する方法は、先に図93を用いて説明した第38実施例に係る半導体装置210Hと同じであるため、その説明は省略する。

本実施例に係る半導体装置210Qによれば、延出部246が放熱板233の下部に位置し、この位置に突起電極214が形成されるため、半導体装置210Qの小型化を図ることができる。また、枠体213Aの上部には何も構成物が配設されないため、枠体213Aの材質を放熱性の良好なものに選定することにより、半導体素子211で発生する熱を第2の放熱板234を介して効率よく放熱することが可能となり、よって半導体装置210Mの放熱特性を向上させることができる。

続いて、本発明の第47実施例に係る半導体装置及びその製造方法について説明する。図102は本発明の第47実施例である半導体装置210R及びその製造方法を説明するための図である。尚、図102において図88乃至図90、及び図99に示した構成と同一構成については同一符号を付してその説明を省略する。

図102(F)は、本発明の第47実施例である半導体装置21 0Rを示している。本実施例に係る半導体装置210Rに配設され る枠体213Aは、図99を用いて説明した半導体装置210Nと

10

25

٠.

同一構成を有している。即ち、枠体213Aは一体的に形成された 底部237を有した構成とされている。

しかるに、本実施例で用いられている配線基板245Aは、図89(A)及び図103に示した配線基板245と異なり、基部251Aに半導体素子211を装着するための装着孔248は形成されていない。ここで、本実施例に係る半導体装置210Rに用いる配線基板245Aを図106に拡大して示す。

同図に示されるように、後に突起電極214が配設されるランド部249は配線基板245Aの基部251Aに形成されており、基部251Aの外周四辺に延出形成された各延出部の外側縁部には半導体素子211とワイヤボンディングされる接続電極253が形成されている。この接続電極253とランド部249とは、延出部246及び基部251に形成されたリード218により電気的に接続されている。

15 上記構成とされた配線基板 2 4 5 A は、図 1 0 2 (A) に示されるように、基部 2 5 1 A が枠体 2 1 3 A の底部 2 3 7 上に位置決めされ、接着剤(図示せず)等を用いてこの側部 2 3 7 に固定される。この状態において、延出部 2 4 6 は枠体 2 1 3 A に形成されたキャビティ 2 2 3 A の内部には半導体素子 2 1 1 が接着剤 2 3 6 により搭載されており、更に枠体 2 1 3 A の下面には、延出部 2 4 6 を枠体 2 1 3 A に固定するための接着剤 2 4 7 A が塗布されている。

上記のように配線基板 2 4 5 A の基部 2 5 1 A が枠体 2 1 3 A の底部 2 3 7 に固定されると、本実施例では前記した各実施例と異なり樹脂封止工程を実施することなく、先ず延出部 2 4 6 を折曲形成する折曲工程を実施する。具体的には、図 1 0 2 (B) に矢印で示すように延出部 2 4 6 を折り曲げ、延出部 2 4 6 を接着剤 2 4 7 A により枠体 2 1 3 A に固定する。

上記の折曲工程を行なうことにより、図102(C)に示すよう

WO 98/02919

5

10

15

20

25

に、延出部246に形成されている接続電極253と半導体素子211とは近接した状態となる。この状態において、ワイヤボンディング法を用いて接続電極253と半導体素子211との間にワイヤ235を配設する。図102(D)は接続電極253と半導体素子211との間にワイヤ235が配設された状態を示している。

本実施例では、上記した延出部246を折曲するの折曲工程、及びワイヤ235を配設するワイヤボンディング工程が終了した後、樹脂封止工程を実施して封止樹脂215を形成する構成としている。図102(E)は封止樹脂215が形成された配線基板245Aを示している。この樹脂封止工程は、前記した金型224を用いて行なうことができ、よって圧縮成形法により封止樹脂215は形成される。また本実施例では、封止樹脂215の形成と同時に放熱板233を配設する方法が用いられている(図82参照)。

上記のように封止樹脂 2 1 5 が形成されると、続いてランド部 2 4 9 に例えば転写法を用いて突起電極 2 1 4 が形成され、図 1 0 2 (F)に示される半導体装置 2 1 0 Rが製造される。このように、製造された半導体装置 2 1 0 Rは、突起電極 2 1 4 の形成される位置が枠体 2 1 3 Aの底部 2 3 7 側であり、この位置にはキャビティ2 2 3 Aは形成されていないため、底部 2 3 7 の全領域を突起電極 2 1 4 の形成領域とすることができる。このため、突起電極 2 1 4 の配設ピッチを広く設定したり、また突起電極 2 1 4 の配設数を多くすることが可能となる。

続いて、上記した各実施例に係る半導体装置210E~210R に用いられる配線基板245の他実施例について図104乃至図1 10を用いて説明する。尚、図104乃至図110において、先に 図103を用いて説明した配線基板245の構成と対応する構成に ついては同一符号を附し、その説明を省略する。

図104に示される配線基板245Bは、半導体素子211がフリップチップ接合されるタイプ(以下、TABタイプという)の配

10

15

25

線基板である。従って、インナーリード部 2 2 0 は装着孔 2 4 8 の 内部に突出した構成とされている。

本実施例に係る配線基板 2 4 5 Bは、折曲工程において折り曲げられる部位のベースフィルム 2 1 7を除去したことを特徴とするものである。ベースフィルム 2 1 7を除去することにより、リード 2 1 8 は露出された状態となり強度が弱くなるため、このベースフィルム 2 1 7の除去位置には撓み易いソルダーレジスト 2 5 4 が配設されている。

上記構成とされた配線基板 2 4 5 Bによれば、折曲位置において配線基板 2 4 5 Bの膨らみの発生を防止でき、配線基板 2 4 5 Bと枠体 2 1 3, 2 1 3 A, 放熱板 2 3 3, 2 3 4 等との密着性を向上させることができる。従って、配線基板 2 4 5 Bが枠体 2 1 3, 2 1 3 A, 放熱板 2 3 3, 2 3 4 等から剝離することを防止できるため、半導体装置 2 1 0 E ~ 2 1 0 Rの信頼性を向上することができる。また、上記のように配線基板 2 4 5 Bが枠体 2 1 3, 2 1 3 A, 放熱板 2 3 3, 2 3 4 等と密着した状態となることにより、半導体装置 2 1 0 E ~ 2 1 0 Rの小型化を図ることができる。

また、図105に示される配線基板245Cは、半導体素子21 1がリード218とワイヤボンディング法で接合されるタイプ(以 下、ワイヤ接続タイプという)の配線基板であることを特徴とする。 従って、図103及び図104に示したTABタイプの配線基板2 45,245Aと異なり、インナーリード部220は装着孔248 の内部に突出してはいない。尚、図106に示される配線基板24 5Aは、先に説明したため、ここでの説明は省略する。

また、図107に示される配線基板245DはTABタイプの配線基板であり、本実施例では、各延出部246Aの形状を三角形としたことを特徴とするものである。このように、延出部246Aを三角形形状としたことにより、パッド部249を三角形を構成する傾斜辺に沿って配設することが可能となる。

PCT/JP97/02405

5

10

15

20

25

これにより、隣接するパッド部249の(即ち、突起電極214の)配設ピッチを広くすることができパッド部249の形成を容易に行なうことができると共に、半導体素子211が高密度化し突起電極214の数が増大しても、これに十分対応することができる。尚、図107に示す実施例では、延出部246Aの形状を三角形とした例を示したが、延出部246Aの形状は三角形に限定されるものではなく、パッド部249の配設ピッチを広くすることができる形状であれば、他の形状としてもよい。

また、図108に示される配線基板245EはTABタイプの配線基板であり、延出部246Aの形状を三角形とすると共に、ベースフィルム217の折り曲げられる部位を除去したことを特徴とするものである。本実施例による配線基板245Eによれば、配線基板245Eが枠体213,213A,放熱板233,234等から剝離することを防止できるため装置の小型化及び信頼性の向上を図ることができ、かつ、パッド部249の形成の容易化及び半導体素子211の高密度化に対応することができる。尚、本実施例においても、ベースフィルム217の除去位置にはリード218を保護するためのソルダーレジスト254が配設されている。

また、図109に示される配線基板245F,245G,245 HはTABタイプの配線基板であり、ベースフィルム217(図中、梨地で示す)に接続孔を形成することによりランド部249を形成したことを特徴とするものである。図109(A)に示される配線基板245Fは延出部246と基部251とが一体的にされた構成であり、また図109(B)に示される配線基板245Gは折り曲げられる部分のベースフィルム217を除去してソルダーレジスト254を配設したものであり、更に図109(C)に示される配線基板245 Hは基部251Aにランド部249を形成したものである。

本実施例による配線基板245F,245Gは、先に説明した半

10

15

20

25

導体装置210G(図92参照),210H(図93参照),210I(図94参照),210J(図95参照),210L(図97参照),210M(図98参照),210P(図100参照),210Q(図101参照)に適用することができる。また、本実施例による配線基板245Hは先に説明した半導体装置210R(図102参照)に適用することができる。

また、図109は先に図106を用いて説明した配線基板245 Aの変形例である配線基板245 Iを示しており、具体的には接続 電極253 (図中梨地で示す)の形成部分を拡大して示している。

本実施例に係る配線基板245 Iでは、千鳥状となるよう接続電極253を配設すると共に、各接続電極253の角部253 aが曲線形状を有するよう形成したことを特徴とするものである。接続電極253を千鳥状とすることにより、各接続電極253の面積を広くすることができるため、半導体素子211との間にワイヤ235を配設する際にワイヤボンディング処理(電気的接続処理)を簡単化することができる。

また、接続電極253の角部253aを曲線状に形成することにより、例えば半導体素子211と接続電極253とをワイヤボンディングする際、ワイヤ235と接続電極253との接合に用いるボンディング治具(超音波溶接治具)が当接された時に発生する応力を分散することが可能となり、よってワイヤ235と接続電極253との電気的接続処理を確実に行なうことができる。

続いて、本発明の第48実施例に係る半導体装置及びその製造方法について図111乃至図113を用いて説明する。尚、図111乃至図113において、図88乃至図90に示した第35実施例に係る半導体装置210Eの構成と対応する構成については同一符号を附してその説明を省略するものとする。

図111は本発明の第48実施例である半導体装置210Sを示しており、図112及び図113は半導体装置210Sの製造方法

PCT/JP97/02405

5

10

15

20

25

を示している。本実施例に係る半導体装置210Sは、突起電極としていわゆるメカニカルバンプ255を用いたことを特徴とするものである。メカニカルバンプ255は、配線基板245Jに形成されているリード218を塑性加工することにより配線基板245Jの表面から突出させ、これにより突起電極を形成した構成とされている。

前記したようにメカニカルバンプ255はリード218を塑性加工することにより形成されるため、突起電極をメカニカルバンプ255により構成することにより、前記した各実施例で説明したように転写法を用いた場合に必要となるボール材を不要とすることができ、よって部品点数の削減及び製造工程の簡易化を図ることができる。更に、塑性加工方法としては、例えばリード218をポンチ(治具)等でプレス加工するだけの簡単な処理でよいため、低コストでかつ容易にメカニカルバンプ255(突起電極)を形成することが可能となる。

次に、半導体装置210Sの製造方法について説明する。図11 2 (A) は、メカニカルバンプ255が形成された配線基板245 Jに樹脂封止工程を実施した状態を示している。同図に示されるよ うに、本実施例ではメカニカルバンプ255は配線基板245Jの 延出部246に形成されている。

ここで、図112(A)における矢印Aで示す部分(メカニカルバンプ255の形成部分)を図112(B)~(D)に拡大して示す。各図に示されるように、メカニカルバンプ255の構成は種々の態様とすることが可能である。以下、夫々の構成について説明する。

図112(B)に示されるメカニカルバンプ255Aは、リード218を絶縁膜219と一体的にプレス加工(塑性加工)することにより、ベースフィルム217に形成された接続孔217bから突出させ、更にリード218及び絶縁膜219が突出されることによ

10

15

20

りその背面側に形成される凹部内にコア256を配設したことを特徴とするものである。このコア256は、メカニカルバンプ255 Aの背面側に形成される凹部に対応した形状とされている。

上記構成のメカニカルバンプ255Aは、リード218を絶縁膜219と共にプレス加工するため、絶縁膜219の除去処理が不要であり、よってメカニカルバンプ255Aの形成工程を簡単化することができる。また、メカニカルバンプ255Aの背面側に必然的に形成される凹部にはコア256が配設されるため、半導体装置210Sを実装する際にメカニカルバンプ255Aが押圧された場合においても、メカニカルバンプ255Aが変形するようなことはない。

図112(C)に示される構成では、絶縁膜219を除去した上でリード218をプレス加工(塑性加工)することによりメカニカルバンプ255Bが形成される。また、本実施例においてもメカニカルバンプ255Bの背面側に形成される凹部内にはコア256が配設される。

上記構成のメカニカルバンプ255Bは、リード218のみをプレス加工するため、絶縁膜219と共にリード218を加工する図112(B)の構成に比べてメカニカルバンプ255Bの形状を精度よく形成することができる。即ち、絶縁膜219の厚さにバラツキがあると形成されるメカニカルバンプ255Bの形状にこれが影響することが考えられるが、本実施例の構成では絶縁膜219の厚さが影響することはなく、よって精度の高いメカニカルバンプ255Bを形成することができる。

25 図112(D)に示される構成は、前記した図112(B)に示される構成において、コア256を用いず、第2の接着剤247を メカニカルバンプ255Cの背面側に形成される凹部内に充塡した 構成としたことを特徴とするものである。

前記したように、第2の接着剤247は延出部246を枠体21

WO 98/02919

3等に固定する機能を奏するものであるが、この第2の接着剤24 7は固化することにより所定の硬度を有するようになる。このため、 第2の接着剤247を前記した凹部に充塡することにより、第2の 接着剤247にコア256と同等の機能を奏させることができる。

5

20

25

このように、第2の接着剤247をコア256として用いることにより、図112(B),(C)に示す構成に比べて部品点数を削減することができると共に、メカニカルバンプ255Cの形成工程の簡単化を図ることができる。

上記の各形成方法の何れかを用いて配線基板 2 4 5 Jにメカニカルバンプ 2 5 5 が形成されると、この配線基板 2 4 5 Jに半導体素子 2 1 1 がフリップチップ接合され、続いて圧縮成形法を用いて樹脂封止工程が実施され、図 1 1 2 (A)に示される状態となる。続いて、図 1 1 3 に示されるように折曲工程が実施され、延出部 2 4 6 は枠体 2 1 3 の上面側に折曲され、第 2 の接着剤 2 4 7 により枠体 2 1 3 に固定される。これにより、図 1 1 1 に示される半導体装置 2 1 0 Sが製造される。

図114は、本発明の第49実施例である半導体装置210T及びその製造方法を示している。先に図111乃至図113を用いて説明した半導体装置210S及びその製造方法では、半導体素子211と配線板245Jとの接続方法として、フリップチップ接合を用いていた。

これに対して本実施例では、図114に示されるように、半導体素子211と配線板245Jとをワイヤ235により接続したことを特徴とするものである。このように、メカニカルバンプ255を用いた構成であっても、半導体素子211と配線板245Jとの接続は、TAB法或いはワイヤボンディング法の何れをも用いることが可能である。尚、本実施例は、図111乃至図113を用いて説明した半導体装置210S及びその製造方法に対し、半導体素子2

10

25

11と配線板245Jとの接続構造が異なるのみで、他の構成及び 製造方法は同一であるためその説明は省略する。

続いて、本発明の第50実施例に係る半導体装置及びその製造方法について説明する。図115は本発明の第50実施例である半導体装置210U及びその製造方法を説明するための図である。尚、図115において図102、及び図111乃至図112に示した構成と同一構成については同一符号を付してその説明を省略する。

図115(F)は、本発明の第50実施例である半導体装置210Uを示している。本実施例に係る半導体装置210Uに配設される枠体213Aは、図102を用いて説明した半導体装置210Rと同一構成を有している。即ち、枠体213Aは一体的に形成された底部237を有した構成とされている。また、本実施例で用いられている配線基板245Kは、基部251Aに突起電極255が形成された構成とされている。

15 上記構成とされた配線基板 2 4 5 Kは、図1 1 5 (A)に示されるように、基部 2 5 1 Aが枠体 2 1 3 Aの底部 2 3 7上に位置決めされ、図中配線板 2 4 5 Kの下面に配設されている第 2 の接着剤 2 4 7を用いてこの側部 2 3 7に固定される。この状態において、延出部 2 4 6 は枠体 2 1 3 Aの外周より外側に延出した状態となっている。また、枠体 2 1 3 Aに形成されたキャビティ 2 2 3 Aの内部には、半導体素子 2 1 1 が接着剤 2 3 6 により搭載されている。

上記のように配線基板245Aの基部251Aが枠体213Aの底部237に固定されると、樹脂封止工程を実施することなく図115(B),(C)に示すように延出部246を折り曲げ、接着剤247Aにより延出部246を枠体213Aに固定する。続いて、ワイヤボンディング法を用いて接続電極253と半導体素子211との間にワイヤ235を配設する。図115(D)は接続電極253と半導体素子211との間にワイヤ235が配設された状態を示している。

PCT/JP97/02405

上記のようにワイヤ235が配設されると、続いて樹脂封止工程が実施される。図115(E)は配線基板245Kが金型224Cに装着された状態を示している。本実施例では、樹脂封止工程の実施前に配線基板245Kにメカニカルバンプ255が形成されているため、金型224Cの上型225Bにはメカニカルバンプ255が挿入される挿入孔257が形成されている。

WO 98/02919

5

10

15

20

25

また、本実施例においても、封止樹脂215の形成には圧縮成形法が用いられている。更に、本実施例では、封止樹脂215の形成と同時に放熱板233を配設する方法が用いられている。そして、封止樹脂215が形成されることにより、図115(F)に示す半導体装置210Uが製造される。

上記のように製造された半導体装置210Uは、図102に示した半導体装置210Rと同様に、メカニカルバンプ255の形成される位置は枠体213Aの底部237側となり、この位置にはキャビティ223Aは形成されていないため、底部237の全領域をメカニカルバンプ255の形成領域とすることができる。このため、メカニカルバンプ255の配設ピッチを広く設定したり、またメカニカルバンプ255の配設数を多くすることが可能となる。

図116は、メカニカルバンプ255を適用した各種半導体装置を示す図である。図116(A)は、先に図81を用いて説明した第31実施例に係る半導体装置10Aにおいて、突起電極としてメカニカルバンプ255を用いた構成の半導体装置210Vである。また、図116(B)は、先に図84を用いて説明した第32実施例に係る半導体装置10Bにおいて、突起電極としてメカニカルバンプ255を用いた構成の半導体装置210Wである。更に、図116(C)は、先に図9を用いて説明した第34実施例に係る半導体装置210Dにおいて、突起電極としてメカニカルバンプ255を用いた構成の半導体装置210Xである。

各図に示されるように、延出部246を折曲形成しない半導体装

10

15

20

25

置210V~210Xにおいても、突起電極としてメカニカルバンプ255を適用できることができる。尚、図116に示した各半導体装置210V~210Xにおいて、メカニカルバンプ255以外の構成は、前記した半導体装置210A, 210B, 210Dと同一であるため、その説明については省略する。

続いて、本発明の第51実施例に係る半導体装置及びその製造方法について説明する。図117は本発明の第51実施例である半導体装置210Y及びその製造方法を説明するための図である。尚、図117において図115に示した構成と同一構成については同一符号を付してその説明を省略する。

図117(E)は、本発明の第51実施例である半導体装置210Yは、本発明の第51実施例である半導体装置210Yは、前記してきた各実施例に対し、枠体213,213Aを設けない構成としたことを特徴とするものである。従って、半導体素子211は、封止樹脂215のみにより保持された構成となっている。このように、枠体213,213Aを取り除き、封止樹脂215のみにより半導体素子211を保持する構成とすることにより、半導体装置210Yの小型化を更に進めることができると共に、部品点数が削減されることによりコスト低減及び組み立て作業の簡単化を図ることができる。

続いて、上記構成とされた半導体装置210Yの製造方法について説明する。尚、以下の説明においては突起電極としてメカニカルバンプ255を用いている者を例に挙げて説明するが、メカニカルバンプ以外の突起電極が適用された半導体装置に対しても、以下の説明に係る製造方法は適用できるものである。

図117(A)は、予めメカニカルバンプ255が形成されると共に、半導体素子211が搭載された配線基板246Lを金型224Cに装着する状態を示している。本実施例においては、半導体素子211と配線基板246Lとはワイヤ235を用いて電気的に接

WO 98/02919 PCT/JP97/02405

5

10

15

20

25

続されている。また、本実施例で用いる金型224Cは、図115 (E)で示したものと同様に、上型225Bにメカニカルバンプ2 55が挿入される挿入孔257が形成されている。

配線基板 2 4 6 L が金型 2 2 4 C に装着されると、上型 2 2 5 B と下型 2 2 6 は近接するように移動し、図 1 1 7 (B) に示されるように、配線基板 2 4 6 L は上型 2 2 5 B と下型 2 2 6 との間にクランプされた状態となる。

続いて、図117(C)に示されるように第1の下型半体228 は上動し、封止樹脂227は所定の圧縮圧力をもって半導体素子2 11,ワイヤ235等を封止してゆく。即ち、本実施例においても、 封止樹脂215の形成には圧縮成形法が用いられている。また、本 実施例では、第1の下型半体228の上部に放熱板233が載置された状態で樹脂封止処理が行なわれる構成とされているため、封止 樹脂215の形成と同時に放熱板233を配設することができる。

図117(D)は、上記のように封止樹脂215が形成された配線基板245Lを金型224Cから離型した状態を示している。この状態では、配線基板245Lは形成された封止樹脂215の側部に延出した不要延出部258が形成された状態となっている。この不要延出部258は、離型処理が行なわれた後に切断除去され、これにより図117(E)に示される半導体装置210Yが製造される。

図118は本発明の第54実施例である半導体装置310Aを示している。図118(A)は半導体装置310Aの断面図であり、また図118(B)は半導体装置310Aの側面図である。

本実施例に係る半導体装置310Aは、大略すると半導体素子312,電極板314A,封止樹脂316A,及び突出端子318からなる極めて簡単な構成とされている。半導体素子312(半導体チップ)は、半導体基板に電子回路が形成されたものであり、その実装面側には複数のバンプ電極322が形成されている。このバン

10

15

25

プ電極322は、例えば半田ボールを転写法を用いて配設した構成 とされており、電極板314にフリップチップ接合により接合され ている。その他、リフロー等も用いることができる。

このように、半導体素子312と電極板314とをフリップチップ接合したことにより、ワイヤを用いて接続する構成に比べて接合に要するスペースを小スペース化することができ、半導体装置310Aの小型化を図ることができる。また、接合部分における配線長を短くすることができるため、インピーダンスを低減でき電気的特性の向上を図ることができる。更に、隣接するバンプ電極322間のピッチを狭ピッチ化できるため、多ピン化にも対応することができる。

また、上記の電極板 3 1 4 はいわゆるインタポーザとして機能するものであり、例えば銅合金等の導電性金属により形成されている。この電極板 3 1 4 は、図 1 1 9 (A)に示されるように、所定のパターン形状を有した複数の金属板パターン 3 2 6 により構成されている(尚、後述するように、図 1 1 9 (A)はリードフレーム状態の電極板 3 1 4 を示している)。

この金属板パターン326は、図中下面に半導体素子312のバンプ電極322が接合されると共に、図中上面である半導体素子312の配設面と異なる面に突出端子318が接合される。よって、金属板パターン326は、バンプ電極322と突出端子318とを電気的に接続する機能を奏する。また、図118(B)に示されるように、金属板パターン326の端部は封止樹脂316Aの側面から露出し、側部端子320を形成している。

突出端子318は、例えば半田よりなるボールバンプ(突起電極)であり、上記のように電極板314に接合されている。この突出端子318は、金属板パターン326を介して対応する既定のバンプ電極322に電気的に接続される。

封止樹脂316Aは、半導体素子312, 電極板314, 及び突

WO 98/02919 PCT/JP97/02405

5

10

15

20

25

出端子318の一部を封止するよう形成されている。この封止樹脂316Aは、例えばポリイミド、エポキシ等の絶縁性を有した樹脂であり、半導体素子312を覆い保護するに足る最小の大きさで形成されている。これにより、半導体装置310Aの小型化を図ることができる。

また、封止樹脂316Aを形成した状態において、半導体素子312の背面328は封止樹脂316Aから露出するよう構成されている。半導体素子312の背面328は電子回路等は形成されておらず比較的強度が高い部位であるため、背面328を封止樹脂316Aから露出させることにより、半導体素子312で発生した熱は、この背面328から外部に放熱されるため、半導体装置310Aの放熱効率を向上させることができる。

また前記のように、封止樹脂316Aを形成した状態において、電極板314の端部は封止樹脂316Aの側面から露出し側部端子320を形成している。このように、側部端子320が封止樹脂316Aの側面から露出する構成とすることにより、側部端子320を突出端子318と共に他の基板或いは装置と接続する外部接続端子として用いることが可能となる。

図128は、本発明の第54実施例である半導体装置の実装構造を示しており、上記した構成の半導体装置310Aを実装基板332に実装した状態を示している。同図に示されるように、実装状態では突出端子318は封止樹脂316Aの底面と実装基板332との間に位置することとなり、外部から観察したりまたプローブ等のテスト治具を接続することはできない。

しかるに、半導体装置310Aでは、側部端子320を封止樹脂316Aの側面から露出させた構成としているため、半導体装置312を実装基板332に実装した後においても、この側部端子320を用いて半導体素子310Aの動作試験を行なうことが可能とな

10

25

る。よって、不良半導体装置の発見を容易に行なうことができ、実 装時における歩留りの向上及び信頼性の向上を図ることができる。

再び図118に戻り、半導体装置310Aの説明を続ける。

上記した封止樹脂316Aは、半導体素子312を覆うばかりではなく、電極板314の突出端子318が接合された面にも形成されている。このため、突出端子318は封止樹脂316Aにより保持する機能を奏する。よって、外力印加等により突出端子318が半導体装置310Aから離脱することを防止することができる。また、封止樹脂316Aは絶縁性を有しているため、突出端子318の配設密度が高い場合(即ち、狭ピッチ化された場合)であっても、実装時に隣接する突出端子318間で短絡が発生することを防止することができる。

更に、突出端子318は、封止樹脂316Aが形成された状態において、封止樹脂316Aから突出するよう構成されている。このため、実装時に確実に突出端子318を実装基板332に接続することができ、また図128に示したように半導体装置310AをBGA(Ball Grid Array)と同様に取り扱うことができ、実装性の向上を図ることができる。

ここで、半導体装置 3 1 0 A に設けられた電極板 3 1 4 A に注目 20 する。

前記のように電極板314Aは金属板であるため、この電極板314Aを半導体素子312を保護する封止樹脂316A内に設けることにより、電極板を封止樹脂316Aを補強する補強材として機能させることができる。これにより、半導体素子312の保護をより確実に行なうことができ、よって半導体装置310Aの信頼性を向上させることができる。 また、電

極板314Aは、外部接続端として機能する突出端子318及び側部端子320と、半導体素子312との間に位置するものである。 このため、従来のように半導体素子に直接外部接続端を接続する構 WO 98/02919 PCT/JP97/02405

5

10

20

25

成と異なり、半導体装置310Aの内部において電極板314Aにより半導体素子312と突出端子318,側部端子320との間で配線の引回しを行なうことが可能となる。よって、電極板314を設けることにより、半導体装置312及び外部接続端子(突出端子318,側部端子320)の端子レイアウトの自由度を高めることができる。

更に、電極板314Aは導電性金属よりなり、一般に導電性金属 (本実施例の場合は銅合金)は封止樹脂316Aよりも熱伝導性が 良好であるため、半導体素子312で発生した熱は電極板314A を介して外部に放熱される。よって、半導体素子312で発生した 熱を効率よく放熱することができ、半導体素子312の安定した動 作を担保することができる。

続いて、上記構成とされた半導体装置310Aの製造方法について説明する。

15 図119乃至図122は、半導体装置310Aの製造方法を説明 するための図である。尚、図119乃至図122において、図11 8に示した構成と対応する構成については同一符号を付して説明す る。

本実施例に係る製造方法は、電極板形成工程,チップ搭載工程, 突出端子形成工程,封止樹脂形成工程,切断工程とを有している。 電極板形成工程では、例えばリードフレーム材である銅合金(例え ば、Cu-Ni-Sn系)よりなる金属基板に対し、パターン成形 処理を行なうことにより複数の電極板314を有するリードフレー ム324Aを形成する。この電極板形成工程で実施されるパターン 成形処理は、エッチング法またはプレス加工法を用いて行なわれる。 このエッチング法及びプレス加工法は、一般の半導体装置の製造 工程において、リードフレーム形成法として一般に用いられている 手法である。よって、エッチング法またはプレス加工法を適用する

ことにより、設備の増加を伴うことなくリードフレーム324Aを

10

15

形成することができる。

図119(A)は、リードフレーム324Aの一部を拡大した図であり、4個の電極板314Aが示されている。本実施例に係る製造方法では、多数個取りを行なう構成とされているため、よって同図に示されるようにリードフレーム324Aには複数の電極板314Aが形成されている。

この電極位置314Aは、前記したように複数の金属板パターン326により構成されている。この金属板パターン326は、上記のパターン成形処理において任意の配線パターンに設定するとができるため、電極板314Aにより配線の引回しを行なうことが可能となり、これにより電極板314Aに形成される外部接続端子の端子レイアウトに自由度を持たせることができる。

一方、図119(B)は、前記した電極板314A(リードフレーム324A)に搭載される半導体素子312(312A~312C)を示している。本実施例では、一つの電極板314Aに3個の半導体素子312A~312Cを搭載する構成とされている。また、各半導体素子312A~312Cには、夫々電極板314Aと電気的に接続するためのバンプ電極322が配設されている。

回図に示すように、半導体素子312A~312Cの大きさは、 必ずしも同一である必要はない。また、各電極板314Aに形成された金属板パターン326は、各半導体装置312A~312Cに 形成されたバンプ電極322の形成位置と対応するよう構成されている。

上記した電極板形成工程が終了すると、続いてチップ搭載工程が 実施される。このチップ搭載工程では、電極板 3 1 4 A に半導体素 子 3 1 2 A ~ 3 1 2 C を搭載し電気的に接続する処理が行なわれる。 図 1 2 0 (A), (B)は、半導体素子 3 1 2 A ~ 3 1 2 C が電極 板 3 1 4 A に搭載された状態を示している。

本実施例では、半導体素子312A~312Cを電極板314A

PCT/JP97/02405

5

10

15

20

25

に接合する手段として、直接バンプ電極322を電極板314Aに接合するフリップチップ接合法が採用されている。このフリップチップ接合法を用いることにより、前記したように半導体素子312A~312Cと電極板314Aとの接合エリアの小スペース化を図ることができると共に、接続インピーダンスの低減を図ることができる。

上記したチップ搭載工程が終了すると、続いて突出端子形成工程が実施される。この突出端子形成工程は、電極板314Aを構成する金属板パターン326の所定位置に突起端子318を形成する。突起端子318は半田ボールにより構成されており、例えば転写法を用いて金属板パターン326に接合される。図121は、突起端子318が配設された電極板314Aを示している。この突起端子318は、上記のように金属板パターン326の配線パターンを適宜選定することにより、マトリックス状に配設されている。

上記した突出端子形成工程が終了すると、続いて封止樹脂形成工程が実施される。この封止樹脂形成工程では、半導体素子312 (312A~312C)及び突起端子318が配設されたリードフレーム324Aを金型に装着し、圧縮成形法を用いて封止樹脂316Aを形成する。封止樹脂316Aを形成することにより、半導体素子312及び電極板314Aは封止樹脂316Aに封止される。よって、半導体素子312及び電極板314Aは封止樹脂316Aにより保護され、よって半導体装置310Aの信頼性を向上させることができる。

図122は、封止樹脂316Aが形成されたリードフレーム324Aを示している。同図に示すように、封止樹脂316Aが形成された状態において、半導体素子312(312A~312C)はその背面328を封止樹脂316Aから露出されており、また突起端子318はその先端所定部分が封止樹脂316Aから突出するよう構成されている。このように、半導体素子312の背面328を封

15

20

止樹脂316Aから露出させることにより放熱効率を向上できると共に、突起端子318の先端部を封止樹脂316Aから突出させることにより、実装性の向上を図ることができる。

上記した封止樹脂形成工程が終了すると、続いて切断工程が実施される。この切断工程では、多数個取りを行なうために複数個一括的に形成された半導体装置の各境界位置(図122にA-Aで示す破線位置)で、封止樹脂316A及びリードフレーム324A(電極板314A)を切断する。これにより、図118に示す半導体装置310Aが形成される。

10 上記のように、封止樹脂316Aと共にリードフレーム324A (電極板314A)を切断することにより、電極板314Aの切断 位置は封止樹脂316Aの側面に必ず露出することとなり側部端子 320を形成する。よって、この側部端子320を外部接続端子と して用いることができる。

続いて、第55実施例に係る半導体装置310Bについて説明する。

図123は、第55実施例に係る半導体装置310Bを説明するための図であり、図123(A)は半導体装置310Bの断面を、図123(B)は半導体装置310Bの底面を夫々示している。尚、図123において、図118を用いて説明した第54実施例に係る半導体装置310Aと同一構成については、同一符号を付してその説明を省略する。また、以下説明する各実施例においても、同様とする。

前記した第54実施例に係る半導体装置310Aは、電極板31 4Aに突起端子318を形成し、この突起端子318を封止樹脂3 16Aから露出させる構成としていた。これに対し、本実施例に係る半導体装置310Bは、突起端子318を設けることなく、電極板314Aを直接封止樹脂316Bから露出させたことを特徴とするものである。 WO 98/02919

5

10

20

25

本実施例に係る半導体装置310Bは、突起端子318が設けられていないため、部品点数の削減及び製造工程の簡単化を図ることができる。また、電極板314Aは、封止樹脂316Bの側面に加え底面にも露出し外部接続端子を形成するため、側面及び底面の双方において実装を行なうことができる。

図130は、半導体装置310Bを実装基板332に実装した構造を示している。同図に示されるように、半導体装置310Bは実装基板332に半田336を用いてフェイスダウン実装されている。この際、半田336は、電極板314Aの底面部ばかりでなく、側部端子320にも回り込んで半田付けされている。

また、本実施例に係る半導体装置310Bは、後述する第56実施例に係る半導体装置310Cと同様に側部端子320のみを用いて実装することも可能であり、よって実装構造の自由度を向上させることができる。

15 続いて、第56実施例に係る半導体装置310Cについて説明する。

図124は、第56実施例に係る半導体装置310Cを説明するための図であり、図124(A)は半導体装置310Cの断面を、図124(B)は半導体装置310Cの上面を夫々示している。

前記した第55実施例に係る半導体装置310Bは、電極板314Aの底面及び側端部を共に直接封止樹脂316Bから露出させた構成としていたが、本実施例に係る半導体装置310Cは、電極板314Aの側端部のみを封止樹脂316Cから露出させ側部端子320を形成したことを特徴とするものである。

本実施例に係る半導体装置310Cでは、電極板314Aが側部端子320を残し封止樹脂316Cに埋設された構成とされているため、熱応力や外力により電極板314Aが封止樹脂316Cから剝離することを防止でき、半導体装置310Cの信頼性を向上させることができる。

WO 98/02919

5

10

15

20

続いて、第57実施例に係る半導体装置310Dについて説明する。

図125は、第57実施例に係る半導体装置310Dを説明するための図であり、図125(A)は半導体装置310Dの断面を、図125(B)は半導体装置10Dの上面を、図125(C)は半導体装置310Dの底面を夫々示している。

本実施例に係る半導体装置310Dは、電極板314Bに突起状端子330(突出端子)を形成したことを特徴とするものである。この突起状端子330は電極板314Bを塑性加工(例えば、プレス加工)することにより形成されており、よって突起状端子330と電極板314Bとは一体的な構成とされている。また、これに代えて、導電性の別物体を取付ける構成としてもよい。

また、突起状端子330の形成処理は、前記した電極板形成工程で一括的に形成することができる。このため、突起状端子330を形成することにより製造工程が複雑になるようなことはなく、また突起状端子330を別部材により形成する構成に比べて部品点数の削減を図ることができる。

上記構成とされた突起状端子330は、図125(A),(B)に示されるように、封止樹脂316Dの底面から露出するよう構成されている。このように、突起状端子330を封止樹脂316Dの底面から露出させることにより、突起状端子330を外部接続端子として機能させることができる。

図134は、上記した半導体装置310Dを実装基板332に実装した状態を示している。同図に示されるように、半導体装置310Dは半田354を用いて実装基板332に実装されるが、この際突起状端子330は封止樹脂316Dの底面及び側面に露出した構成とされているため、半田354との接合面積を大きくすることができ、よって確実に突起状端子330を実装基板332に接続することができる。

PC HOE VII ON WOO

WO 98/02919

5

15

20

25

また、突起状端子330及び側部端子320を除き、電極板314Bは封止樹脂316Dに埋設された構成となるため、隣接する突起状端子330は封止樹脂316Dにより絶縁される。このため、実装時に半田354により隣接する突起状端子330間で短絡が発生するようなことはなく、実装の信頼性を向上させることができる。 図126及び図127は、第55実施例に係る半導体装置の製造方法を示しており、前記した半導体装置310Dの製造方法を示している。

尚、本実施例に係る製造方法は、図119乃至図122を用いて 記明した第54実施例に係る製造方法に対し、電極板形成工程,封 止樹脂形成工程、及び切断工程のみが異なり他の工程は同一である ため、以下の説明では電極板形成工程についてのみ説明するものと する。

本実施例に係る電極板形成工程では、電極板 3 1 4 Bを有した リードフレーム 3 2 4 Bを形成する際、突起状端子 3 3 0 も一括的 に塑性加工される。このように、電極板 3 1 4 Bを形成するため行 なわれる切断加工と、突起状端子 3 3 0 を形成するため行なわれる 塑性加工を一括的に実施するのは、リードフレーム 3 2 4 Bを形成 する金型の構成を適宜設定することにより容易に実現することがで きる。

図126は、電極板形成工程が実施されることにより形成された リードフレーム324Bを示している。同図において、ハッチング で示される部分が突起状端子330であり、この突起状端子330 は電極板314Bに対して突出した形状を有している。このように、 本実施例によれば、突起状端子330の形成を電極板314Bの形 成と同時かつ一括的に行なうことができるため、半導体装置310 Dの製造工程の簡単化を図ることができる。

また、図127に示されるように、封止樹脂形成工程では突起状端子330が封止樹脂316Dから露出するよう封止樹脂316D

を形成する。このように、突起状端子330を封止樹脂316Dから露出させるには、封止樹脂形成工程で用いる金型のキャビティ面を突起状端子330に当接させた状態とすることにより、容易に実現することができる。

また、切断工程における切断位置は、図127にA-Aで示す破線位置とされており、突起状端子330の側面が封止樹脂316Dから露出するよう選定されている。よって、図134に示されるように、実装時において半田354は突起状端子330の側面までも回り込み、確実な半田付けを行なうことができる。

10 続いて、上記した各実施例に係る半導体装置310A~310D を実装基板332に実装する実装構造について説明する。

図128乃至図134は、第54乃至第60実施例である半導体装置310A~310Dの実装構造を示している。尚、図128に示す半導体装置310Aを実装する第54実施例に係る実装構造、

2130に示す半導体装置310Bを実装する第56実施例に係る 実装構造、及び図134に示す半導体装置310Dを実装する第6 0実施例に係る実装構造については既に説明済であるため、ここで の説明は省略するものとする。

図129は、第55実施例に係る半導体装置の実装構造を示して 20 いる。

本実施例に係る実装構造は、第54実施例に係る半導体装置310Aを例に挙げたものであり、外部端子を形成する突起端子318に実装用バンプ334を配設し、この実装用バンプ334を介して半導体装置310Aを実装基板332に接合させたことを特徴とするものである。

このように、実装用バンプ334を介して半導体装置310Aを 実装基板332に接合させる構造とすることにより、半導体装置3 10AをBGA(Ball Grid Array) と同様に実装することができ、 実装性の向上及び多ピン化への対応を図ることができる。

15

20

25

また、突起端子318は電極板314Aに形成されるものであるため、その体積を大きくするには限界があるが、実装用バンプ334の体積は任意に設定することができる。よって、隣接する実装用バンプ334間で短絡が発生しない範囲において実装用バンプ334の体積を最大とすることにより、半導体装置310Aと実装基板332との接合力を増大することができ、これにより実装の信頼性を向上させることができる。尚、本実施例に係る実装構造は、他の実施例に係る半導体装置310A,310B,310Dについても適用できるものである。

10 図131は、第57実施例に係る半導体装置の実装構造を示している。

本実施例に係る実装構造は、第55実施例に係る半導体装置310Bを例に挙げたものであり、実装部材338を用いて半導体装置310Bを実装基板332に接合させたことを特徴とするものである。

実装部材 3 3 8 は、接続ピン 3 4 0 と位置決め部材 3 4 2 とにより構成されている。接続ピン 3 4 0 は、例えば可撓可能な導電性金属材料(例えば、導電性を有したバネ材)よりなり、電極板 3 1 4 A の外部接続端子として機能する位置と対応した位置に配設されている。また、位置決め部材 3 4 2 はシリコンゴム等の可撓性及び絶縁性を有した材料により形成されており、接続ピン 3 4 0 を上記の所定位置に位置決めする機能を奏するものである。

上記構成とされた実装部材338は、実装された状態において、接続ピン340の上端部が半導体装置310Bの電極板314Aに接合(例えば、半田付け接合)し、また接続ピン340の下端部は実装基板332に接合される。

従って本実施例に係る実装構造では、外部接続端子と実装基板と の間には接続ピンが介在した構成となる。接続ピン340は、前記 のように可撓可能な構成であるため、例えば加熱時等に半導体装置 3 1 0 Bと実装基板 3 3 2 との間で熱膨張率差に起因した応力が発生しても、この応力は接続ピン 3 4 0 が可撓することにより吸収される。また、可撓可能でないピンの場合には、位置決め部材 3 4 2 により応力を吸収することができる。

5

よって、上記の応力が印加されても半導体装置310Bと実装基板332との接合状態を確実に維持することができ、実装の信頼性を向上させることができる。この際、接続ピン340を保持する位置決め部材342も可撓性を有した構成とされているため、接続ピン340の可撓変形を阻止するようなことはなく、応力の吸収を確実に行なうことができる。

10

15

更に、接続ピン340は位置決め部材342により位置決めされているため、実装時において個々の接続ピン340と半導体装置310B(電極板314A)、または個々の接続ピン340と実装基板332との位置決め処理を行なう必要はなく、実装作業の容易化を図ることができる。尚、本実施例に係る実装構造は、他の実施例に係る半導体装置310A,310B,310Dについても適用できるものである。

図132は、第58実施例に係る半導体装置の実装構造を示している。

20

25

本実施例に係る実装構造は、第56実施例に係る半導体装置310Cを例に挙げたものであり、ソケット344を用いて半導体装置310Cを実装基板332に実装したことを特徴とするものである。ソケット344は、半導体装置310Cが装着される装着部346と、封止樹脂316Cの側面に露出した側部端子320と接続するよう設けられたリード部348とを有した構成とされている。そして、半導体装置310Cを装着部346に装着し、リード部348の上部と半導体装置310Cの側部端子320とを電気的に接続した上で、リード部348の下部を実装基板332に接合(例えば、半田付け接合)する。これにより、半導体装置310Cはソケット

10

15

25

344を介して実装基板332に実装される。

このように、ソケット344を用いて半導体装置310Cを実装基板332に実装する構造とすることにより、実装基板332に対する半導体装置310Cの装着脱は、単にソケット344に対し半導体装置310Cを装着脱すればよいため、半導体装置310Cの装着脱を容易に行なうことが可能となる。このため、例えばメンテナンス等において半導体装置310Cを交換する必要が生じたような場合でも、容易に交換処理を行なうことができる。

また、ソケット344に設けられたリード部348は、装着部346の側部に配設されており、また半導体装置310Cの側部端子320は封止樹脂316Cの側面に露出した構成である。このため、半導体装置310Cを装着部346に装着した状態においてリード部348と側部端子320とは対向するため、リード部348を引き回すことなくリード部348と半導体装置310Cとの接続を行なうことができ、よってソケット344の構造の簡単化を図ることができる。

図133は、第59実施例に係る半導体装置の実装構造を示している。

本実施例に係る実装構造は、前記した第58実施例に係る実装構20 造と同様にリード部350を用いて半導体装置310Cを実装基板332に実装するものであるが、装着部346に代えてダイステージ352を利用したことを特徴とするものである。

本実施例に係るソケット351は、リードフレーム材料により一体的に形成されたリード部350とダイステージ352とにより構成されている。ダイステージ352は半導体装置310Cを装着する部分であり、その外周位置に複数のリード部350が形成されてるのようであり、その半導体装置310Cと対向するいる。このリード部350は、その半導体装置310Cと対向する部分の一部が直角上方に折曲され、側部端子320と電気的に接続するよう構成されている。

15

上記構成とされたソケット351を用いることによっても、第58実施例に係る実装構造と同様に半導体装置310Cの装着脱を容易に行なうことが可能となる。また、ソケット351を構成するリード部350とダイステージ352は一体的な構成であるため、部品点数の削減を図ることができると共に容易にソケット351を製造することができる。

続いて、第58実施例である半導体装置310Eについて説明する。

図135は、第58実施例である半導体装置310Eの断面図で ある。本実施例に係る半導体装置310Eは、前記した第54実施 例に係る半導体装置310Aに対し、その上面に放熱板356(放 熱部材)を設けたことを特徴とするものである。

放熱板356は、例えばアルミニウム板等の熱伝導率が良好で、かつ軽量の材質が選定されている。この放熱板356は、熱伝導性が高い接着剤を用いて半導体素子312及び封止樹脂316Aに接着されている。このように、封止樹脂316Aの半導体素子312に近接する位置に放熱板356を配設したことにより、半導体素子312で発生する熱を効率よく放熱することができる。

特に、本実施例では半導体素子312の背面328は封止樹脂3 16Aから露出した構成とされており、放熱板356はこの露出した背面328に直接接着された構成とされている。よって、放熱板356と半導体素子312との間に、熱伝導性が不良な封止樹脂316Aが介在しないため、放熱特性を更に良好なものとすることができる。

25 続いて、上記構成とされた半導体装置 3 1 0 E の製造方法 (第 5 6 実施例に係る製造方法) について説明する。

図136乃至図141は、半導体装置310Eの製造方法を説明するための図である。尚、図136乃至図141において、第54 実施例に係る製造方法の説明に用いた図119乃至図122で示し WO 98/02919 PCT/JP97/02405

5

15

20

25

た構成と対応するものについては同一符号を付し、またその説明は 省略する。

本実施例に係る製造方法は、第54実施例に係る製造方法に対し、少なくともチップ搭載工程を実施する前に、半導体素子312を放熱板356上に位置決めして取り付けるチップ取り付け工程を実施することを特徴とするものである。また、電極板形成工程,チップ搭載工程,突出端子形成工程,封止樹脂形成工程,及び切断工程は、基本的には第54実施例と同様の処理が行なわれる。

図136は、電極板形成工程を実施することにより形成された リードフレーム324Aの一部を拡大した図であり、図中破線で囲 まれた領域が1個の半導体装置310Eに対応する領域である(以 下、この領域を接合領域358という)。

また、図137はチップ取り付け工程を説明するための図である。チップ取り付け工程では、前記した接合領域358と同一面積を有した放熱板356と同一面積を有した放熱板356上に半導体素子312(312A~312C)を電極板314Aへの配設位置と対応する位置に位置決めして接着する。これにより、各半導体素子312(312A~312C)は、電極板314Aへの配設位置に固定されたこととなり、また3個の半導体素子312A~312Cを一括的に取り扱うことが可能となる。

尚、図137に示す例では、各放熱板356は接合領域358に 対応した大きさに分離され別個の構成とされているが、図138に 示すように、連結部360により各放熱板356をリードフレーム 324Aの各接合領域358の形成位置と対応するよう連結した構 成としてもよい。

上記したチップ取り付け工程が終了すると、続いてチップ搭載工程及び突出端子形成工程が実施される。図139及び図140は、チップ搭載工程及び突出端子形成工程が終了した状態のリードフレーム324Aを示している。図139は、放熱板356がリード

10

15

フレーム324Aに取り付けられた一部を拡大して示す図であり、 また図140はその全体を示す図である。

チップ搭載工程では、半導体素子312(312A~312C)が取り付けられた放熱板356をリードフレーム324Aに配設することにより、電極板314Aに半導体素子312A~312Cを搭載し電気的に接続する処理が行なわれる。前記したように、本実施例ではチップ搭載工程を実施する前に、半導体素子312(312A~312C)を放熱板356上に位置決めして取り付けるチップ取り付け工程が実施されている。よって、チップ搭載工程では、放熱板356をリードフレーム324Aの接合領域358に位置決めして取り付けることにより、複数の半導体素子312(312A~312C)を一括的に電極板314に搭載することができる。

これにより、チップ搭載工程では個々の半導体素子312(312A~312C)の位置決めを行なう必要がなくなり、単に形状の大きな放熱板356と電極板314(リードフレーム324A)とを位置決めすればよいため、位置決め処理を容易化することができる。

また、図138に示した、連結部360により複数の放熱板35 6が接合領域358に対応して設けられたものを用いることにより、 更に多数個の半導体素子312を一括的に電極板314(リードフレーム324A)に位置決めして搭載することができ、位置決め処理が更に容易化し半導体装置310Eの製造効率を向上させることができる。

上記したチップ搭載工程及び突出端子形成工程が終了すると、続いて封止樹脂形成工程が実施される。この封止樹脂形成工程では、半導体素子312(312A~312C)及び突起端子318が配設されたリードフレーム324Aを金型に装着し、圧縮成形法を用いて封止樹脂316Aを形成する。この際、本実施例では、各電極板314Aには放熱板356が配設された状態となっているため、

5

15

20

25

この放熱板356を下型の一部として用いることができる。

図141は、封止樹脂316Aが形成されたリードフレーム324Aを示している。同図に示すように、封止樹脂316Aは放熱板356より内側に形成されるため、離型時における離型性を向上させることができる。そして、上記した封止樹脂形成工程が終了すると、続いて切断工程が実施され、図141にA-Aで示す破線位置で切断処理が行なわれることにより、図135に示す半導体装置310Eが形成される。

続いて、第59実施例である半導体装置310Fについて説明す 10 る。

図142は、第59実施例である半導体装置310Fの断面図である。本実施例に係る半導体装置310Eは、前記した第58実施例に係る半導体装置310Eに対し、放熱板356の上部に更に放熱フィン362を配設したことを特徴とするものである。放熱フィン362は多数のフィン部361を設けることにより、その放熱面積は広くなっている。また、放熱フィン362は、熱伝導性の良好な接着剤により放熱板356の上部に接着されている。よって、放熱フィン362をフィン形状の放熱板356に配設することにより放熱の率は更に向上し、半導体素子312をより効率的に冷却することができる。

続いて、第60乃至第63実施例に係る半導体装置310G~3 10Jについて説明する。この各半導体装置310G~310Jは、 共に放熱板356を配設することにより、半導体素子312から発 生する熱を効率よく放熱するよう構成したことを特徴とするもので ある。

図143は、第60実施例である半導体装置310Gを示している。本実施例に係る半導体装置310Gは、前記した第55実施例に係る半導体装置310B(図123参照)に放熱板356を配設した構成とされている。図144は、第61実施例である半導体装

25

置310Hを示している。本実施例に係る半導体装置310Hは、前記した第57実施例に係る実装構造で用いた実装部材338を有しており(図131参照)、かつ、半導体素子312の上部に放熱板356を配設した構成とされている。

また、図145は、第62実施例である半導体装置3101を示している。本実施例に係る半導体装置3101は、前記した第56実施例に係る半導体装置310C(図124参照)に放熱板356を配設した構成とされている。更に、図146は、第63実施例である半導体装置310Jを示している。本実施例に係る半導体装置310Jは、前記した第57実施例に係る半導体装置310D(図125参照)に放熱板356を配設した構成とされている。このように、各半導体装置310G~310Jに夫々放熱板356を配設することにより、放熱効率の向上を図ることができる。

続いて、第64実施例である半導体装置310Kについて説明す 15 る。

図147は第64実施例に係る半導体装置310Kを説明するための図であり、図147(A)は半導体装置310Kの断面を、図147(B)は半導体装置310Kの底面を夫々示している。本実施例に係る半導体装置310Kは、大略すると半導体装置本体370,インタポーザ372A,異方性導電膜374,及び外部接続端子376等により構成されている。

半導体装置本体370は、半導体素子378, 突起電極380, 及び樹脂層382等により構成されている。半導体素子378(半 導体チップ)は、半導体基板に電子回路が形成されたものであり、 その実装側の面には多数の突起電極380が配設されている。突起電極380は、例えば半田ボールを転写法を用いて配設された構成 とされており、外部接続電極として機能するものである。

また、樹脂層382(梨地で示す)は、例えばポリイミド、エポキシ(PPS、PEK、PES、及び耐熱性液晶樹脂等の熱可塑性

5

10

15

20

25

樹脂)等の熱硬化性樹脂よりなり、半導体素子378のバンプ形成側面の全面にわたり形成されている。従って、半導体素子378に配設されている突起電極380は、この樹脂層382により封止された状態となるが、突起電極380の先端部は樹脂層382から露れた状態となるが、突起電極380の先端部は樹脂層382は、先端部を残し出するよう構成されている。即ち、樹脂層382は、先端部を残して突起電極380を封止するよう半導体素子378に形成されている。

上記構成とされた半導体装置本体370は、その全体的な大きさが略半導体素子378の大きさと等しい、いわゆるチップサイズパッケージ構造となる。また、上記したように半導体装置本体370は、半導体素子378上に樹脂層382が形成された構成とされており、かつこの樹脂層382は先端部を残し突起電極380を封止した構造とされている。このため、樹脂層382によりデリケートな突起電極380は保持されることとなり、よってこの樹脂層382はアンダーフィルレジン306と同様の機能を奏することとなる。

また、インタポーザ372Aは半導体装置本体370と外部接続端子376を電気的に接続する中間部材として機能するものであり、配線パターン384Aとベース部材386Aとにより構成されている。本実施例では、インタポーザ372AとしてTAB(Tape Auto mated Bonding)テープを利用したことを特徴としている。このように、インタポーザ372AとしてTABテープを用いることにより、一般にTABテープは半導体装置の構成部品として安価に供給されているため、半導体装置310Kのコスト低減を図ることができる。インタポーザ372Aを構成する配線パターン384Aは、例えば銅をプリント配線した構成とれさている。ベース部材386Aは例えばポリイミド系の絶縁性樹脂よりなり、半導体装置本体370に形成された突起電極380の形成位置と対応する位置には孔38

8 が貫通形成されている。

10

15

20

25

また、異方性導電膜374は、接着性を有する可撓性樹脂内に導電性フィラーを混入したものである。よって、異方性導電膜374は接着性と押圧方向に対する導電性とを共に有したものである。この異方性導電膜374は、図示されるように、半導体装置本体370とインタポーザ372Aとの間に介装される。

これにより、半導体装置本体370とインタポーザ372Aは、 異方性導電膜374の有する接着性により接着される。また、この 接着時において半導体装置本体370はインタポーザ372aに向 け押圧されるため、半導体装置本体370とインタポーザ372A は、異方性導電膜374により電気的に接続される。

また、外部接続端子376は半田ボールよりなり、ベース部材336Aに形成された孔388を介して配線パターン384Aと接続される。この外部接続端子376は、半導体装置本体370の搭載の邪魔にならないように、半導体装置本体370の搭載面と反対側の面に配設される。

更に、本実施例に係る半導体装置310Kは、半導体装置本体370に形成された突起電極380の配設ピッチと、インタポーザ372Aに配設された外部接続端子376の配設ピッチとが同一ピッチとなるよう構成されている。これに伴い、異方性導電膜374及びインタポーザ372Aの平面視した時の面積は、半導体装置本体370の平面視した時の面積と略等しくなるよう構成されている。

上記のように、半導体装置本体370に形成された突起電極380の配設ピッチと、インタポーザ372Aに配設された外部接続端子376の配設ピッチを同一ピッチとしたことにより、異方性導電膜374及びインタポーザ372Aの形状を小さくすることができ、半導体装置310Kの小型化を図ることができる。

ところで、上記したインタポーザ372Aは、配線パターン38 4Aがベース部材386A上に形成された構成であるため、この ベース部材386A上において任意の配線パターンを形成すること

PCT/JP97/02405

WO 98/02919

5

20

25

が可能である。即ち、ベース部材386A上において、配線パターン384Aを引き回すことが可能となる。

このように、ベース部材386A上において配線パターン384 Aを引き回すことにより、半導体装置本体370に設けられた突起電極380の形成位置に拘わらず外部接続端子376の配設位置を設定することができる。よって、外部接続端子376の端子レイアウトを設定するに際し、その自由度を高めることができるため、半導体装置本体370の設計及び、半導体装置310Kが実装される実装基板の配線設計を容易化することができる。

10 また、前記したように、異方性導電膜374は接着性及び押圧方向に対する導電性を有しているため、この異方性導電膜374を用いて半導体装置本体370とインタポーザ372Aとを接合することができる。この際、異方性導電膜374の有する接着性により半導体装置本体370とインタポーザ372Aは機械的に接合され、また異方性導電膜374の有する異方性導電性により半導体装置本体370とインタポーザ372Aは電気的に接合(接続)される。

このように、異方性導電膜374は接着性及び導電性の双方の特性を有しているため、各機能を別個の部材により行なう構成に比べて部品点数及び組み立て工数の低減を図ることができる。

更に、異方性導電膜374は可撓性を有し、かつ半導体装置本体370とインタポーザ372Aとの間に介装されるため、この異方性導電膜374を緩衝膜として機能させることができる。よって、半導体装置本体370とインタポーザ372Aとの間に発生する応力(例えば、熱応力等)を異方性導電膜374により緩和することができ、半導体装置310Kの信頼性を向上させることができる。

続いて、上記構成とされた半導体装置310Kの製造方法について説明する。

図148は、半導体装置310Kの製造方法(第57実施例に係る製造方法)を示している。同図に示すように、半導体装置310

10

25

Kを製造するには、予め別工程において半導体装置本体370,異方性導電膜374,及びインタポーザ372Aを形成しておく。そして、図示されるように半導体装置本体370とインタポーザ372Aとの位置決めを行なった上で、半導体装置本体370とインタポーザ372Aとの間に異方性導電膜374を介装し、半導体装置本体370をインタポーザ372Aに向け押圧する。

これにより、前記のように異方性導電膜374の有する接着性により半導体装置本体370とインタポーザ372Aは機械的に接合されると共に、異方性導電膜374の有する異方性導電性により半導体装置本体370とインタポーザ372Aは電気的に接合される。よって、本実施例の製造方法によれば、半導体装置本体370とインタポーザ372Aとの機械的接合処理及び電気的接合処理を一括的に行なうことができるため、半導体装置310Kの製造工程を簡単化することができる。

上記のように半導体装置本体370とインタポーザ372Aとの接合処理が終了すると、続いて半田ボールよりなる外部接続端子376を転写法によりインタポーザ372Aに接合する。この際、外部接続端子376の転写は加熱雰囲気中で行なわれるため、外部接続端子376は溶融して孔388内に進入してインタポーザ372Aの配線パターン384Aと電気的に接続する。

この際、上記のように外部接続端子376はインタポーザ372 Aに形成された孔388内に進入するため、外部接続端子376とインタポーザ372Aとの接合力は強くなる。よって、外部接続端子376がインタポーザ372Aから離脱することを防止でき、半導体装置310Kの信頼性を向上させることができる。

続いて、第65実施例である半導体装置310Lについて説明する。

図149は、第65実施例に係る半導体装置310Lの要部を拡大して示した図である。尚、図149において、図147を用いて

5

10

15

説明した第64実施例に係る半導体装置310Kの構成と対応する 構成については、同一符号を付してその説明を省略する。

本実施例に係る半導体装置310Lは、インタポーザ372A上に所定の厚さを有する絶縁部材394を配設したことを特徴とするものである。この絶縁部材394は例えばポリイミド系の絶縁樹脂であり、半導体装置本体370に設けられた突起電極380の形成位置と対応する位置には接続孔396が形成されている。

上記構成とされた半導体装置310Lによれば、半導体装置本体370をインタポーザ372Aに装着する際、半導体装置本体370をインタポーザ372Aに向け押圧すると、この押圧力により異方性導電膜374は変形付勢される。この際、特に接続孔396の形成位置においては、異方性導電膜374は狭い接続孔396内に入り込もうとし、よって接続孔396内の内圧は高くなる。

このように、接続孔396内における異方性導電膜374の圧力が集中的に高くなるため、異方性導電膜374内に混入されている導電性フィラーの密度も高くなる。よって、異方性導電膜374の接続孔396内における導電率は向上し、よって半導体装置本体370とインタポーザ372Aとの電気的な接続を確実に行なうことができる。

20 図150及び図151は、半導体装置310Lの製造方法(第58実施例に係る製造方法)を示している。尚、図150及び図151において、第57実施例に係る製造方法を説明するのに用いた図148に示した構成と対応する構成については同一符号を付してその説明を省略する。また、以下の製造方法では、半導体装置310Lを多数個取りする方法について説明するものとする。

半導体装置310Lを製造するには、予め別工程において半導体装置本体370が複数個形成されたウェハ390,異方性導電膜374,及びインタポーザ372Aが複数個形成されたTABテープ392を形成しておく。

10

15

20

このTABテープ392を形成する際、その上面(ウェハ390が装着される面)の半導体装置本体370と対向する位置に絶縁部材394を形成する。この絶縁部材394は、例えばホトレジストの形成技術を利用して形成することができる。また、この絶縁部材394を形成する際、突起電極380の形成位置と対応する位置に接続孔396を形成しておく。

そして、図150に示されるように、突起電極380と接続孔396との位置決めを行なった上で、ウェハ390とTABテープ392との間に異方性導電膜374を介装し、ウェハ390をTABテープ392に向け押圧する。

これにより、前記のように異方性導電膜374の有する接着性によりウェハ390とTABテープ392は機械的に接合されると共に、異方性導電膜374の有する異方性導電性により突起電極380は配線パターン384Aに電気的に接合される。この際、前記したように接続孔396内においては異方性導電膜374の導電性が向上するため、突起電極380と配線パターン384Aとの電気的接続を確実に行なうことができる。

図151は、ウェハ390とTABテープ392とが接合された 状態を示している。このように、ウェハ390とTABテープ39 2の接合処理が終了すると、続いて図151にA-Aで示す破線位 置で切断処理が行なわれる。これにより、個々の半導体装置本体3 70及びインタポーザ372Aが形成され、図149に示す半導体 装置310Lが形成される。

よって、本実施例の製造方法によれば、半導体装置本体370とインタポーザ372Aとの機械的接合処理及び電気的接合処理を一括的に行なうことができるため、半導体装置310Lの製造工程を簡単化することができる。また、本実施例ではいわゆる多数個取りができるため、半導体装置310Lの製造効率を向上することができる。

20

25

更に、一般に異方性導電膜374を用いた電気的接続構造では、電気的接続の歩留りが低下することが問題とされるが、本実施例では半導体装置本体370(突起電極380)と対向する位置に接続孔396が形成された絶縁部材394を配設したことにより、突起電極380と配線パターン384Aとの電気的接続を確実に行なうことができる。よって、半導体装置310Lの信頼性を向上させることができる。

続いて、第66実施例である半導体装置310Mについて説明する。

10 図152は、第66実施例に係る半導体装置310Mを示しており、図152(A)は半導体装置310Mの断面を、図152(B)は半導体装置310Mの底面を示している。尚、図152において、図147を用いて説明した第64実施例に係る半導体装置310Kの構成と対応する構成については、同一符号を付してその説明を省略する。

前記した第64実施例に係る半導体装置310Kでは、小型化を図るために半導体装置本体370に形成された突起電極380の配設ピッチと、インタポーザ372Aに配設された外部接続端子376の配設ピッチとを同一ピッチとするよう構成していた。

これに対し、本実施例に係る半導体装置310Mは、半導体装置本体370に形成された突起電極380の配設ピッチに対し、インタポーザ372Bに配設された外部接続端子376の配設ピッチを大きく設定したことを特徴とするものである。これに伴い、インタポーザ372Bの面積は半導体装置本体370の面積に対し広くなっている。

このように、突起電極380の配設ピッチに対し外部接続端子376の配設ピッチを大きく設定したことにより、インタポーザ372B上における配線パターン384Bの引回しの自由度を更に向上することができる。具体的には、図152(B)に示されるように、

突起電極380が配設される接続孔396の形成位置と外部接続端子376の配設位置とを離間させ、この接続孔396と外部接続端子376とを配線パターン384Bで接続することが可能となる。

これにより、外部接続端子376の端子レイアウトの自由度が向上し端子設計の容易化を図ることができる。また、半導体装置本体370の高密度化により突起電極380の電極間ピッチが狭ピッチ化しても、突起電極380と外部接続端子376との配設位置を異ならせることができるため、上記の狭ピッチ化に容易に対応することができる。

10 図153は、上記した半導体装置310Mの製造方法(第59実施例に係る製造方法)を示す図である。また、同図では、多数個取りを行なう方法ではなく、個々に半導体装置310Mを形成する方法を例に挙げて示している。

本実施例に係る半導体装置310Mの製造方法では、予め別工程において半導体装置本体370,異方性導電膜374,及びインタポーザ372Bを形成しておく。そして、突起電極380と接続孔396との位置決めを行なった上で、半導体装置本体370とインタポーザ372Bとの間に異方性導電膜374を介装し、半導体装置本体370をインタポーザ372Bに向け押圧する。

20 これにより、異方性導電膜374の有する接着性により半導体装置本体370とインタポーザ372Bは機械的に接合されると共に、異方性導電膜374の有する異方性導電性により半導体装置本体370とインタポーザ372Bは電気的に接合される。これにより、図152に示す半導体装置310Mが形成される。

25 よって、本実施例の製造方法によっても、半導体装置本体 3 7 0 とインタポーザ 3 7 2 B との機械的接合処理及び電気的接合処理を一括的に行なうことができるため、半導体装置 3 1 0 Mの製造工程を簡単化することができる。

続いて、第67実施例である半導体装置310Nについて説明す

る。

5

10

15

20

25

図154は、第67実施例である半導体装置310Nを示す断面 図である。尚、図154において、図147を用いて説明した第6 4実施例に係る半導体装置310Kの構成と対応する構成について は、同一符号を付してその説明を省略する。

前記した第64実施例に係る半導体装置310Kは、半導体装置 本体370とインタポーザ372Aを接合するのに異方性導電性膜 374を用い、半導体装置本体370とインタポーザ372Aとを 電気的及び機械的に一括的に接合する構成とされていた。

これに対し、本実施例に係る半導体装置310Nは、異方性導電 性膜374に代えて接着剤398と導電性ペースト3100(導電 性部材)を設けたことを特徴とするものである。

接着剤398は、例えばポリイミド系の絶縁性樹脂であり、硬化 した後においても所定の可撓性を有する材質に選定されている。こ の接着剤398は、半導体装置本体370とインタポーザ372A との間に介装され、この半導体装置本体370とインタポーザ37 2 A とを接着固定する機能を奏する。また、接着剤 3 9 8 の突起電 極380の形成位置に対応する位置には通孔3102が形成されて いる。

一方、導電性ペースト3100は所定の粘性を有しており、よっ て上記の通孔3102内にも入り込める構成とされている。この導 電性ペースト3100は、通孔3102内に介装されることにより、 半導体装置本体370とインタポーザ372Aとを電気的に接続す る機能を奏する。具体的には、導電性ペースト3100により突起 電極380と配線パターン384Aとが電気的に接続され、これに より半導体装置本体370とインタポーザ372Aは電気的に接続 される。

上記のように、本実施例に係る半導体装置310Nでは、接着剤 398が半導体装置本体370とインタポーザ372Aとを機械的

5

15

20

25

に接合し、また導電性ペースト3100が半導体装置本体370と インタポーザ372Aとを電気的に接合(接続)する。このように、 半導体装置本体370とインタポーザ372Aとを接合する際行な われる機械的接合と電気的接合を別個の部材(接着剤398, 導電 性ペースト3100)により行なうことにより、各機能(機械的接 合機能、電気的接合機能)に最適な部材を選定することができる。 これにより、半導体装置本体370とインタポーザ372Aとの機 械的接合及び電気的接合を共に確実に行なうことが可能となり、半 導体装置310Nの信頼性を向上させることができる。

10 更に、接着剤398は固化した状態においても所定の可撓性を有 し、かつ半導体装置本体370とインタポーザ372Aの間に介装 されるため、この接着剤398は緩衝膜として機能する。よって、 接着剤398により、半導体装置本体370とインタポーザ372 Aとの間に発生する応力を緩和することができる。尚、本実施例に 係る半導体装置310Nは突起電極380の配設ピッチと外部接続 端子376の配設ピッチとが等しく設定された構成であるため、半 導体装置310Nの小型化を図ることができる。

図155乃至図157は、半導体装置310Nの製造方法(第6 0 実施例に係る製造方法)を示している。尚、図155乃至図15 7において、第58実施例に係る製造方法を説明するのに用いた図 150及び図151に示した構成と対応する構成については同一符 号を付してその説明を省略する。また、以下の製造方法では、半導 体装置310Nを多数個取りする方法について説明するものとする。

半導体装置310Nを製造するには、予め別工程において半導体 装置本体370が複数個形成されたウェハ390,接着剤398, 及びインタポーザ372Bが複数個形成されたTABテープ392 を形成しておく。

この半導体装置370を形成する際、複数形成されている突起電 極380にはそれぞれ導電性ペースト3100が塗布されている。

5

20

25

また、接着剤398の突起電極380の形成位置と対応する位置には、通孔3102が予め穿設されている。更に、TABテープ392を形成する際、その上面(ウェハ390が装着される面)の半導体装置本体370と対向する位置に絶縁部材394を形成する。

この絶縁部材394は、例えばホトレジストの形成技術を利用して形成することができる。また、この絶縁部材394を形成する際、 突起電極380の形成位置と対応する位置に接続孔396を形成しておく。

そして、突起電極380と接続孔396との位置決めを行なった 上で、ウェハ390とTABテープ392との間に接着剤398を 介装し、ウェハ390をTABテープ392に接着固定する。これ により、接着材398によりウェハ390とTABテープ392は 機械的に接合されると共に、導電性ペースト3100は通孔310 2及び接続孔396内に入り込み、突起電極380と配線パターン 384Aは電気的に接合される。図156は、ウェハ390とTA Bテープ392とが接合された状態を示している。

このように、ウェハ390とTABテープ392の接合処理が終了すると、続いて図156にA-Aで示す破線位置で切断処理が行なわれる。これにより、個々の半導体装置本体370及びインタポーザ372Bが形成され、図154に示す半導体装置310Nが形成される(図154に示す半導体装置310Nは、絶縁部材394が設けられていない構成を示している)。

尚、上記した製造方法では、半導体装置310Nを多数個取りする方法について述べたが、図157に示すように、個々に半導体装置310Nを製造することも可能である。

続いて、第68実施例である半導体装置310Pについて説明する。

図158は、第68実施例に係る半導体装置310Pを示す断面 図である。尚、図158において、図154を用いて説明した第6

10

25

7実施例に係る半導体装置310Nの構成と対応する構成については、同一符号を付してその説明を省略する。

前記した第67実施例に係る半導体装置310Nでは、小型化を図るために半導体装置本体370に形成された突起電極380の配設ピッチと、インタポーザ372Aに配設された外部接続端子376の配設ピッチとを同一ピッチとするよう構成していた。

これに対し、本実施例に係る半導体装置310Pは、半導体装置本体370に形成された突起電極380の配設ピッチに対し、インタポーザ372Bに配設された外部接続端子376の配設ピッチを大きく設定したことを特徴とするものである。これに伴い、インタポーザ372Bの面積は半導体装置本体370の面積に対し広くなっている。

このように、突起電極380の配設ピッチに対し外部接続端子376の配設ピッチを大きく設定したことにより、インタポーザ372B上における配線パターン384Bの引回しの自由度を更に向上することができる。これにより、外部接続端子376の端子レイアウトの自由度が向上し端子設計の容易化を図ることができると共に、突起電極380の電極間ピッチが狭ピッチ化してもこれに容易に対応することができる。

20 図159は、上記した半導体装置310Pの製造方法(第61実施例に係る製造方法)を示す図である。また、同図では、多数個取りを行なう方法ではなく、個々に半導体装置310Pを形成する方法を例に挙げて示している。

本実施例に係る半導体装置310Pの製造方法でも、予め別工程において半導体装置本体370,接着材398,及びインタポーザ372Bを形成しておく。また、半導体装置370を形成する際、複数形成されている突起電極380にはそれぞれ導電性ペースト3100を塗布しておく。また、接着剤398の突起電極380の形成位置と対応する位置には、通孔3102を予め穿設しておく。更

5

10

15

20

25

に、絶縁部材394の突起電極380の形成位置と対応する位置には、接続孔396を形成しておく。

続いて、第69実施例である半導体装置10Qについて説明する。 図160は、第69実施例である半導体装置310Qを示す断面 図である。尚、図160において、図154を用いて説明した第6 7実施例に係る半導体装置310Nの構成と対応する構成について は、同一符号を付してその説明を省略する。

前記した第67実施例に係る半導体装置310Nは、導電性部材として導電性ペースト3100を用い、この導電性ペースト3100により半導体装置本体370とインタポーザ372Aとを電気的に接合(接続)する構成とされていた。これに対し、本実施例に係る半導体装置310Qは、導電性ペースト3100に代えてスタッドバンプ3104(導電性部材)を設けたことを特徴とするものである。

スタッドバンプ3104は、インタポーザ372Aに形成された 配線パターン384A上の所定位置(突起電極380と対応する位置)に配設されている。また、このスタッドバンプ3104はワイヤボンディング技術を用いて形成される。具体的には、ワイヤボンディング装置を用い、先ずキャピラリから延出した金線の先端部に金ボールを形成し、続いてこの金ボールを配線パターン384Aの

25

上記所定位置に押圧する。

続いて、キャピラリを超音波振動させて金ボールを配線パターン384Aに超音波溶接する。その後、金線をクランプした上でキャピラリを上動させて金線を切断する。以上の処理を行なうことにより、配線パターン384A上にスタッドバンプ3104が形成される。このスタッドバンプ3104は、通孔3102を介して突起電極380に接続し、これにより半導体装置本体370とインタポーザ372Aとを電気的に接続する機能を奏する。

上記のように、本実施例に係る半導体装置310Qでは、接着剤398が半導体装置本体370とインタポーザ372Aとを機械的に接合し、またスタッドバンプ3104が半導体装置本体370とインタポーザ372Aとを電気的に接合(接続)する。このように、機械的接合と電気的接合を別個の部材(接着剤398,スタッドバンプ3104)により行なうことにより、半導体装置本体370とインタポーザ372Aとの機械的接合及び電気的接合を共に確実に行なうことが可能となり、半導体装置310Qの信頼性を向上させることができる。

また、接続状態において、スタッドバンプ3104は突起電極380に食い込んだ状態で接続されるため、スタッドバンプ3104 と突起電極380との電気的接続を確実に行なうことができる。尚、本実施例に係る半導体装置310Qは突起電極380の配設ピッチと外部接続端子376の配設ピッチとが等しく設定された構成であるため、半導体装置310Qの小型化を図ることができる。

図161乃至図163は、半導体装置310Qの製造方法(第62実施例に係る製造方法)を示している。尚、図161乃至図163において、第60実施例に係る製造方法を説明するのに用いた図155乃至図157に示した構成と対応する構成については同一符号を付してその説明を省略する。また、以下の製造方法では、半導体装置310Qを多数個取りする方法について説明するものとする。

WO 98/02919 -- PC

5

10

15

20

25

半導体装置310Qを製造するには、予め別工程において半導体装置本体370が複数個形成されたウェハ390,接着剤398,及びインタポーザ372Bが複数個形成されたTABテープ392を形成しておく。


このTABテープ392を形成する際、その上面(ウェハ390 が装着される面)の半導体装置本体370と対向する位置に絶縁部材394を形成する。また、絶縁部材394を形成する際、突起電極380の形成位置と対応する位置に接続孔396を形成し、更に接続孔396の内部の配線パターン384A上にスタッドバンプ3104を形成する。

そして、突起電極 3 8 0 と接続孔 3 9 6 との位置決めを行なった上で、ウェハ 3 9 0 とTABテープ 3 9 2 との間に接着剤 3 9 8 を介装し、ウェハ 3 9 0 をTABテープ 3 9 2 に押圧しつつ接着固定する。これにより、接着材 3 9 8 によりウェハ 3 9 0 とTABテープ 3 9 2 は機械的に接合されると共に、スタッドバンプ 3 1 0 4 は通孔 3 1 0 2 及び接続孔 3 9 6 を介して突起電極 3 8 0 に食い込んだ状態となり、よって突起電極 3 8 0 と配線パターン 3 8 4 A はスタッドバンプ 3 1 0 4 より電気的に接合される。図 1 6 2 は、ウェハ 3 9 0 とTABテープ 3 9 2 とが接合された状態を示している。


尚、上記した製造方法では、半導体装置310Qを多数個取りする方法について述べたが、図163に示すように、個々に半導体装置310Qを製造することも可能である。

続いて、第70実施例である半導体装置310尺について説明す


			-
	:		



			7
			,
	÷		




		· .
		\$
		,




2 4 / 1 3 1

		•
		-
÷		
¥		
	; !	



		• • • • • • • • • • • • • • • • • • •
÷ •		
		•
		•
		•

図 27



				•
,				-
				•

図 25





図 26



2 1 / 1 3 1

1				
				•
			,	
				•'
				٠

図 23





図 24




20/131


•			
			-
,			
			¥

図 22


20C









		•
		-
		•





_

•			
			Ť
ė.			٩
			2



ij

			ę
			¥
•			

図 16





図 17



•
} }
•
•






図 15




	· ·	,
		_
		4 .
		•,
		À
		,



13/131


	•	
		•
		- (
	9-3	• ,
		•



12/131


¥.		
		•
		•
		æ
		•

PCT/JP97/02405




WO 98/02919


		v
		•




		•,
		f




				AS
			,,	
				•




•




			•
Ž,			* 14
			•
		÷ ,	




*			
			ų.
			•
			÷
			~ £




		¢.
•		
		•







			•
			•
		9	v




		•
		•
		- 3
		-


図 1 A







•	
\downarrow	
•	



				•
	- •		+	• /
	· ·		9	
i e	18	14		
•				
			*	
		•		

WO 98/02919

形成された孔を介して前記配線パターンと接続されるよう外部接続 端子を形成する外部接続端子形成工程と を具備することを特徴とする半導体装置の製造方法。

5

10

15

20 .

前記導電性部材は、前記配線パターンと一体的に形成されると共 に前記接着剤の配設位置を迂回して前記突起電極に接続するフライ ングリードであることを特徴とする半導体装置。

- 83. 請求項82記載の半導体装置において、
- 5 少なくとも前記突起電極と前記フライングリードとの接続位置を 樹脂封止する構成としたことを特徴とする半導体装置。
 - 84. 請求項79記載の半導体装置において、 前記導電性部材は、

前記突起電極の形成位置に対応した位置に配設され、その上端部 10 を前記半導体装置の突起電極に接合すると共に、下端部を前記外部 接続端子に接合する接続ピンと、

該接続ピンを位置決めする位置決め部材と により構成されることを特徴とする半導体装置。

- 85. 請求項84記載の半導体装置において、
- 15 前記位置決め部材は、可撓性部材により形成されていることを特 徴とする半導体装置。
 - 86. 半導体素子の少なくとも表面上に突起電極を直接形成すると共に、該半導体素子の表面上に前記突起電極の先端部を残し樹脂層を形成し半導体装置本体を形成する半導体装置本体形成工程と、
- 20 ベース部材上に前記半導体装置本体が接続される配線パターンを 形成すると共に、前記ベース部材の前記突起電極形成位置に対応す る位置に孔を形成しインタポーザを形成するインタポーザ形成工程 と、
- 前記半導体装置本体または前記インタポーザの少なくとも一方に 25 導電性部材を配設する導電性部材配設工程と、

前記半導体装置本体と前記インタポーザとを接着剤を介して接合すると共に、前記導電性部材により前記半導体装置本体と前記インタポーザとを電気的に接続する接合工程と、

前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に

0 1 .

.

20

に対する導電性を有した異方性導電膜を介して接合し、前記半導体 装置本体を前記インタポーザに接着固定すると共に押圧されること により前記半導体装置本体と前記インタポーザとを電気的に接続す る接合工程と、

5 前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に 形成された孔を介して前記配線パターンと接続されるよう外部接続 端子を形成する外部接続端子形成工程と

を具備することを特徴とする半導体装置の製造方法。

79. 少なくとも表面上に突起電極が直接形成されてなる半導体 素子と、前記半導体素子の表面上に形成されると共に前記突起電極 の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体 装置本体と、

前記半導体装置本体が装着されると共に、前記半導体装置本体が接続される配線パターンがベース部材上に形成されたインタポーザと、

前記半導体装置本体と前記インタポーザとの間に介装され、前記 半導体装置本体を前記インタポーザに接着固定する接着剤と、

前記半導体装置本体と前記インタポーザとを電気的に接続する導電性部材と、 前記ベース部材に形成された孔を介して前記配線パターンと接続されると共に、前記半導体装置本体の搭載面と反対側の面に配設される外部接続端子と

を具備することを特徴とする半導体装置。

80. 請求項79記載の半導体装置において、

前記導電性部材は、導電性ペーストであることを特徴とする半導 25 体装置。

81. 請求項79記載の半導体装置において、

前記導電性部材は、スタッドバンプであることを特徴とする半導 体装置。

82. 請求項79記載の半導体装置において、

						•	
						•	
	Ã.						
		į.					
			÷				
					,		
		*					
				o e			•
							T 100
						·*	
	i i						
	40						
9							

導電膜と、

前記ベース部材に形成された孔を介して前記配線パターンと接続されると共に、前記半導体装置本体の搭載面と反対側の面に配設される外部接続端子と

。 を具備することを特徴とする半導体装置。

74. 請求項73記載の半導体装置において、

前記半導体装置本体に形成された前記突起電極の配設ピッチと、 前記インタポーザに配設された前記外部接続端子の配設ピッチを同 ーピッチとしたことを特徴とする半導体装置。

10 75. 請求項73記載の半導体装置において、

前記半導体装置本体に形成された前記突起電極の配設ピッチに対し、前記インタポーザに配設された前記外部接続端子の配設ピッチを大きく設定したことを特徴とする半導体装置。

76. 請求項73乃至75のいずれかに記載の半導体装置におい 15 て、

前記インタポーザ上に、前記突起電極と対向する位置に孔を有する絶縁部材を配設したことを特徴とする半導体装置。

- 77. 請求項73乃至76のいずれかに記載の半導体装置において、
- が記インタポーザとしてTAB(Tape Automated Bonding)テープを用いたことを特徴とする半導体装置。
 - 78. 半導体素子の少なくとも表面上に突起電極を直接形成する と共に、該半導体素子の表面上に前記突起電極の先端部を残し樹脂 層を形成し半導体装置本体を形成する半導体装置本体形成工程と、
 - ベース部材上に前記半導体装置本体が接続される配線パターンを 形成すると共に、前記ベース部材の前記突起電極形成位置に対応す る位置に孔を形成しインタポーザを形成するインタポーザ形成工程 と、

前記半導体装置本体と前記インタポーザとを接着性及び押圧方向

				•	
		9			
		9	2.		
*1					
	,	•			
	·				
•					
	*	•			
				÷	

出した外部接続端子と接続するよう設けられたリード部とを有する ソケットを用い、

前記半導体装置を前記ソケットに装着して前記リード部と前記外 部接続端子を接続した上で、前記リード部を前記実装基板に接合さ せることを特徴とする半導体装置の実装構造。

71. 請求項60乃至62のいずれかに記載の半導体装置を実装 基板に実装する半導体装置の実装構造において、

前記外部端子を形成する前記突出端子にバンプを配設し、該バン プを介して前記半導体装置を前記実装基板に接合させることを特徴 10 とする半導体装置の実装構造。

72. 請求項59乃至64のいずれかに記載の半導体装置を実装 基板に実装する半導体装置の実装構造において、

前記外部接続端子の形成位置に対応した位置に配設された可撓可 能な接続ピンと、前記接続ピンを位置決めする位置決め部材とによ り構成される実装部材を用い、

前記接続ピンの上端部を前記半導体装置の外部接続端子に接合す ると共に、下端部を前記実装基板に接合することを特徴とする半導 体装置の実装構造。

73. 少なくとも表面上に突起電極が直接形成されてなる半導体 20 素子と、前記半導体素子の表面上に形成されると共に前記突起電極 の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体 装置本体と、

前記半導体装置本体が装着されると共に、前記半導体装置本体が 接続される配線パターンがベース部材上に形成されたインタポーザ と、

接着性及び押圧方向に対する導電性を有しており、前記半導体装 置本体と前記インタポーザとの間に介装され、前記半導体装置本体 を前記インタポーザに接着固定すると共に押圧されることにより前 記半導体装置本体と前記インタポーザとを電気的に接続する異方性

25

15

			•
			. **
	÷		
			3.
•		•	
		8	
			i.
*			
•			
		9	
	7		7.
•		**	
			- 2
•	*		19
		1- ·	
		•	

止樹脂形成工程と、

個々の半導体装置の境界位置で、前記封止樹脂及び前記電極板を 切断することにより個々の半導体装置を切り出す切断工程と を有することを特徴とする半導体装置の製造方法。

5 6 6 . 請求項 6 5 記載の半導体装置の製造方法において、

前記電極板形成工程で実施するパターン成形処理は、エッチング 法またはプレス加工法を用いて行なうことを特徴とする半導体装置 の製造方法。

67. 請求項65または66記載の半導体装置の製造方法におい 10 て、

前記チップ搭載工程で、前記半導体素子を前記電極板に搭載する 手段として、フリップチップ接合法を用いたことを特徴とする半導 体装置の製造方法。

68. 請求項65または67のいずれかに記載の半導体装置の製 15 造方法において、

前記チップ搭載工程を実施する前に、前記半導体素子を放熱部材上に位置決めして取り付けるチップ取り付け工程を実施し、

前記チップ搭載工程において、前記放熱部材に取り付けられた状態で前記半導体素子を前記電極板に搭載することを特徴とする半導体装置の製造方法。

69. 請求項65または68のいずれかに記載の半導体装置の製造方法において、

前記電極板形成工程で、前記電極板より突出する突出端子を形成すると共に、 前記封止樹脂形成工程で、前記突出端子が前記封止樹脂から露出するよう前記封止樹脂を形成することを特徴とする半導体装置の製造方法。

70. 請求項57乃至64のいずれかに記載の半導体装置を実装 基板に実装する半導体装置の実装構造において、

前記半導体装置が装着される装着部と、前記封止樹脂の側面に露

20

					•
		i.			V.
	1,0				
· ·		·			4 4
				··.	
			4		
				•	
		Ĭį.			
*					
					2
ž.			•		

58. 請求項57記載の半導体装置において、

前記半導体素子と前記電極板とをフリップチップ接合したことを特徴とする半導体装置。

59. 請求項57または58記載の半導体装置において、

前記電極板を前記封止樹脂の側面に加え底面にも露出させて外部 接続端子を形成するよう構成したことを特徴とする半導体装置。

60. 請求項57または58記載の半導体装置において、

前記電極板に突出形成された突出端子を設けると共に、前記突出端子を前記封止樹脂の底面に露出させて外部接続端子を形成する構成としたことを特徴とする半導体装置。

61. 請求項60記載の半導体装置において、

前記突出端子は、前記電極板を塑性加工することにより前記電極板に一体的に形成したことを特徴とする半導体装置。

- 62. 請求項60記載の半導体装置において、
- 15 前記突出端子は、前記電極板に配設した突起電極であることを特 徴とする半導体装置。
 - 63. 請求項57乃至62のいずれかに記載の半導体装置において、

前記半導体素子の一部を前記封止樹脂より露出させた構成とした 20 ことを特徴とする半導体装置。

64. 請求項57乃至63のいずれかに記載の半導体装置において、

前記封止樹脂の前記半導体素子に近接する位置に放熱部材を配設 したことを特徴とする半導体装置。

65. 金属基板に対しパターン成形処理を行なうことにより電極板を形成する電極板形成工程と、

前記電極板に半導体素子を搭載し電気的に接続するチップ搭載工程と、

前記半導体素子及び前記電極板を封止する封止樹脂を形成する封

			•		
	÷			•	,
			•		
				4 4 3	
		*,			
			,		
¥9			·		
			•)		
		÷-			

て、

前記延出部の先端部に前記半導体素子と接続される接続電極を形成しておき、前記折曲工程の実施後に、前記半導体素子と前記接続電極とを接続する素子接続工程を行なうことを特徴とする半導体装置の製造方法。

53 請求項51記載の半導体装置の製造方法において、

前記接続電極を千鳥状に配設すると共に、角部を曲線状に形成したことを特徴とする半導体装置の製造方法。

54. 半導体素子と、

10 外部接続端子として機能する突起電極と、

可撓性基材上に、前記半導体素子に一端が接続されると共に他端 部が前記突起電極に接続されるリードが形成された配線基板と、

前記半導体素子を封止する封止樹脂とを具備する半導体装置において、

15 前記配線基板に前記半導体素子の形成位置より側方に長く延出すると共に折曲された延出部を形成し、前記延出部に前記突起電極が 形成されていることを特徴とする半導体装置。

55. 請求項54記載の半導体装置において、

前記配線基板を支持すると共に前記半導体素子を収納するキャビ 20 ティ部が形成された枠体が設けられていることを特徴とする半導体 装置。

56. 請求項54または55記載の半導体装置において、

前記突起電極は前記リードを塑性変形することにより形成された メカニカルバンプであることを特徴とする半導体装置。

25 5 7. 単数または複数の半導体素子と、

前記半導体素子の一部或いは全部を封止する封止樹脂と、

前記封止樹脂内に配設され、前記半導体素子と電気的に接続する 共にその一部が少なくとも前記封止樹脂の側面に露出して外部接続 端子を形成する電極板とを具備することを特徴とする半導体装置。

<i></i>				•
				•
	ψ.			
		*		
				i,
			1.	
				·

PCT/JP97/02405

(, ,:

(, ...

前記樹脂封止工程で、前記金型の前記配線基板と対向する位置に 前記封止樹脂に対する離型性の良好な板状部材を配設し、前記金型 が前記板状部材を介して前記封止樹脂と接触するよう構成したこと を特徴とする半導体装置の製造方法。

5 48 請求項47記載の半導体装置の製造方法において、

前記板状部材として放熱性の良好な材料を選定したことを特徴と する半導体装置の製造方法。

- 49. 請求項44乃至48のいずれかに記載の半導体装置の製造方法において、
- 10 前記樹脂封止工程で用いられる金型に、余剰樹脂を除去すると共 に前記金型内における封止樹脂の圧力を制御する余剰樹脂除去機構 を設けたことを特徴とする半導体装置の製造方法。
 - 50. 請求項44乃至49のいずれかに記載の半導体装置の製造方法において、
- 15 前記配線基板に前記半導体素子の形成位置より側方に長く延出し た延出部を形成し、

前記樹脂封止工程の終了後で前記突起電極形成工程の実施前に、前記延出部を折り曲げる折曲工程を実施し、

前記突起電極形成工程において、折曲された前記延出部に前記突 20 起電極を形成することを特徴とする半導体装置の製造方法。

51. 請求項44乃至49のいずれかに記載の半導体装置の製造 方法において、

前記配線基板に前記半導体素子の形成位置より側方に長く延出した延出部を形成し、

25 前記樹脂封止工程の実施前に、前記延出部を折り曲げる折曲工程 を実施し、

前記折曲工程を実施した後に、前記樹脂封止工程と前記突起電極 形成工程を実施することを特徴とする半導体装置の製造方法。

52.請求項50または51記載の半導体装置の製造方法におい

				X
1				
		:		
	·		4	<i>-</i> 2

形成された孔を介して前記配線パターンと接続されるよう外部接続 端子を形成する外部接続端子形成工程と を具備することを特徴とする半導体装置の製造方法。

5

10

15

20

前記導電性部材は、前記配線パターンと一体的に形成されると共 に前記接着剤の配設位置を迂回して前記突起電極に接続するフライ ングリードであることを特徴とする半導体装置。

- 83. 請求項82記載の半導体装置において、
- 5 少なくとも前記突起電極と前記フライングリードとの接続位置を 樹脂封止する構成としたことを特徴とする半導体装置。
 - 8 4. 請求項7 9 記載の半導体装置において、 前記導電性部材は、

前記突起電極の形成位置に対応した位置に配設され、その上端部 10 を前記半導体装置の突起電極に接合すると共に、下端部を前記外部 接続端子に接合する接続ピンと、

該接続ピンを位置決めする位置決め部材と により構成されることを特徴とする半導体装置。

- 85. 請求項84記載の半導体装置において、
- 15 前記位置決め部材は、可撓性部材により形成されていることを特 徴とする半導体装置。
 - 8 6. 半導体素子の少なくとも表面上に突起電極を直接形成する と共に、該半導体素子の表面上に前記突起電極の先端部を残し樹脂 層を形成し半導体装置本体を形成する半導体装置本体形成工程と、
- 20 ベース部材上に前記半導体装置本体が接続される配線パターンを 形成すると共に、前記ベース部材の前記突起電極形成位置に対応す る位置に孔を形成しインタポーザを形成するインタポーザ形成工程 と、
- 前記半導体装置本体または前記インタポーザの少なくとも一方に 25 導電性部材を配設する導電性部材配設工程と、

前記半導体装置本体と前記インタポーザとを接着剤を介して接合すると共に、前記導電性部材により前記半導体装置本体と前記インタポーザとを電気的に接続する接合工程と、

前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に

に対する導電性を有した異方性導電膜を介して接合し、前記半導体装置本体を前記インタポーザに接着固定すると共に押圧されることにより前記半導体装置本体と前記インタポーザとを電気的に接続する接合工程と、

5 前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に 形成された孔を介して前記配線パターンと接続されるよう外部接続 端子を形成する外部接続端子形成工程と

を具備することを特徴とする半導体装置の製造方法。

79. 少なくとも表面上に突起電極が直接形成されてなる半導体 10 素子と、前記半導体素子の表面上に形成されると共に前記突起電極 の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体 装置本体と、

前記半導体装置本体が装着されると共に、前記半導体装置本体が接続される配線パターンがベース部材上に形成されたインタポーザと、

前記半導体装置本体と前記インタポーザとの間に介装され、前記 半導体装置本体を前記インタポーザに接着固定する接着剤と、

前記半導体装置本体と前記インタポーザとを電気的に接続する導 電性部材と、 前記ベース部材に形成された孔を介して前記配線パ ターンと接続されると共に、前記半導体装置本体の搭載面と反対側 の面に配設される外部接続端子と

を具備することを特徴とする半導体装置。

15

20

25

80.請求項79記載の半導体装置において、

前記導電性部材は、導電性ペーストであることを特徴とする半導 体装置。

81. 請求項79記載の半導体装置において、

前記導電性部材は、スタッドバンプであることを特徴とする半導 体装置。

82. 請求項79記載の半導体装置において、

導電膜と、

前記ベース部材に形成された孔を介して前記配線パターンと接続されると共に、前記半導体装置本体の搭載面と反対側の面に配設される外部接続端子と

5 を具備することを特徴とする半導体装置。

74. 請求項73記載の半導体装置において、

前記半導体装置本体に形成された前記突起電極の配設ピッチと、 前記インタポーザに配設された前記外部接続端子の配設ピッチを同 ーピッチとしたことを特徴とする半導体装置。

10 75. 請求項73記載の半導体装置において、

前記半導体装置本体に形成された前記突起電極の配設ピッチに対し、前記インタポーザに配設された前記外部接続端子の配設ピッチを大きく設定したことを特徴とする半導体装置。

76.請求項73乃至75のいずれかに記載の半導体装置におい 15 て、

前記インタポーザ上に、前記突起電極と対向する位置に孔を有する絶縁部材を配設したことを特徴とする半導体装置。

- 77. 請求項73乃至76のいずれかに記載の半導体装置において、
- ni記インタポーザとしてTAB(Tape Automated Bonding)テープを用いたことを特徴とする半導体装置。
 - 78. 半導体素子の少なくとも表面上に突起電極を直接形成する と共に、該半導体素子の表面上に前記突起電極の先端部を残し樹脂 層を形成し半導体装置本体を形成する半導体装置本体形成工程と、
- 25 ベース部材上に前記半導体装置本体が接続される配線パターンを 形成すると共に、前記ベース部材の前記突起電極形成位置に対応す る位置に孔を形成しインタポーザを形成するインタポーザ形成工程 と、

前記半導体装置本体と前記インタポーザとを接着性及び押圧方向

WO 98/02919

5

10

15

20

25

出した外部接続端子と接続するよう設けられたリード部とを有する ソケットを用い、

前記半導体装置を前記ソケットに装着して前記リード部と前記外部接続端子を接続した上で、前記リード部を前記実装基板に接合させることを特徴とする半導体装置の実装構造。

71.請求項60乃至62のいずれかに記載の半導体装置を実装基板に実装する半導体装置の実装構造において、

前記外部端子を形成する前記突出端子にバンプを配設し、該バンプを介して前記半導体装置を前記実装基板に接合させることを特徴とする半導体装置の実装構造。

72.請求項59乃至64のいずれかに記載の半導体装置を実装基板に実装する半導体装置の実装構造において、

前記外部接続端子の形成位置に対応した位置に配設された可撓可能な接続ピンと、前記接続ピンを位置決めする位置決め部材とにより構成される実装部材を用い、

前記接続ピンの上端部を前記半導体装置の外部接続端子に接合すると共に、下端部を前記実装基板に接合することを特徴とする半導体装置の実装構造。

73. 少なくとも表面上に突起電極が直接形成されてなる半導体素子と、前記半導体素子の表面上に形成されると共に前記突起電極の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体装置本体と、

前記半導体装置本体が装着されると共に、前記半導体装置本体が接続される配線パターンがベース部材上に形成されたインタポーザと、

接着性及び押圧方向に対する導電性を有しており、前記半導体装置本体と前記インタポーザとの間に介装され、前記半導体装置本体を前記インタポーザに接着固定すると共に押圧されることにより前記半導体装置本体と前記インタポーザとを電気的に接続する異方性

WO 98/02919

20

25

止樹脂形成工程と、

個々の半導体装置の境界位置で、前記封止樹脂及び前記電極板を 切断することにより個々の半導体装置を切り出す切断工程と を有することを特徴とする半導体装置の製造方法。

5 6 6. 請求項 6 5 記載の半導体装置の製造方法において、

前記電極板形成工程で実施するパターン成形処理は、エッチング 法またはプレス加工法を用いて行なうことを特徴とする半導体装置 の製造方法。

67. 請求項65または66記載の半導体装置の製造方法において、

前記チップ搭載工程で、前記半導体素子を前記電極板に搭載する 手段として、フリップチップ接合法を用いたことを特徴とする半導 体装置の製造方法。

68. 請求項65または67のいずれかに記載の半導体装置の製 55 造方法において、

前記チップ搭載工程を実施する前に、前記半導体素子を放熱部材 上に位置決めして取り付けるチップ取り付け工程を実施し、

前記チップ搭載工程において、前記放熱部材に取り付けられた状態で前記半導体素子を前記電極板に搭載することを特徴とする半導体装置の製造方法。

69.請求項65または68のいずれかに記載の半導体装置の製造方法において、

前記電極板形成工程で、前記電極板より突出する突出端子を形成すると共に、 前記封止樹脂形成工程で、前記突出端子が前記封止樹脂から露出するよう前記封止樹脂を形成することを特徴とする半導体装置の製造方法。

70.請求項57乃至64のいずれかに記載の半導体装置を実装 基板に実装する半導体装置の実装構造において、

前記半導体装置が装着される装着部と、前記封止樹脂の側面に露

PCT/JP97/02405

25

58. 請求項57記載の半導体装置において、

前記半導体素子と前記電極板とをフリップチップ接合したことを特徴とする半導体装置。

- 59.請求項57または58記載の半導体装置において、
- 5 前記電極板を前記封止樹脂の側面に加え底面にも露出させて外部 接続端子を形成するよう構成したことを特徴とする半導体装置。
 - 60.請求項57または58記載の半導体装置において、

前記電極板に突出形成された突出端子を設けると共に、前記突出端子を前記封止樹脂の底面に露出させて外部接続端子を形成する構成としたことを特徴とする半導体装置。

61.請求項60記載の半導体装置において、

前記突出端子は、前記電極板を塑性加工することにより前記電極板に一体的に形成したことを特徴とする半導体装置。

- 62.請求項60記載の半導体装置において、
- 15 前記突出端子は、前記電極板に配設した突起電極であることを特 徴とする半導体装置。
 - 63.請求項57乃至62のいずれかに記載の半導体装置において、

前記半導体素子の一部を前記封止樹脂より露出させた構成とした 20 ことを特徴とする半導体装置。

64. 請求項57乃至63のいずれかに記載の半導体装置において、

前記封止樹脂の前記半導体素子に近接する位置に放熱部材を配設したことを特徴とする半導体装置。

65. 金属基板に対しパターン成形処理を行なうことにより電極 板を形成する電極板形成工程と、

前記電極板に半導体素子を搭載し電気的に接続するチップ搭載工程と、

前記半導体素子及び前記電極板を封止する封止樹脂を形成する封

25

て、

前記延出部の先端部に前記半導体素子と接続される接続電極を形成しておき、前記折曲工程の実施後に、前記半導体素子と前記接続電極とを接続する素子接続工程を行なうことを特徴とする半導体装置の製造方法。

53. 請求項51記載の半導体装置の製造方法において、

前記接続電極を千鳥状に配設すると共に、角部を曲線状に形成したことを特徴とする半導体装置の製造方法。

54. 半導体素子と、

10 外部接続端子として機能する突起電極と、

可撓性基材上に、前記半導体素子に一端が接続されると共に他端 部が前記突起電極に接続されるリードが形成された配線基板と、

前記半導体素子を封止する封止樹脂とを具備する半導体装置において、

15 前記配線基板に前記半導体素子の形成位置より側方に長く延出すると共に折曲された延出部を形成し、前記延出部に前記突起電極が 形成されていることを特徴とする半導体装置。

55. 請求項54記載の半導体装置において、

前記配線基板を支持すると共に前記半導体素子を収納するキャビ 20 ティ部が形成された枠体が設けられていることを特徴とする半導体 装置。

56. 請求項54または55記載の半導体装置において、

前記突起電極は前記リードを塑性変形することにより形成された メカニカルバンプであることを特徴とする半導体装置。

57. 単数または複数の半導体素子と、

前記半導体素子の一部或いは全部を封止する封止樹脂と、

前記封止樹脂内に配設され、前記半導体素子と電気的に接続する 共にその一部が少なくとも前記封止樹脂の側面に露出して外部接続 端子を形成する電極板とを具備することを特徴とする半導体装置。 PCT/JP97/02405 WO 98/02919

前記樹脂封止工程で、前記金型の前記配線基板と対向する位置に前記封止樹脂に対する離型性の良好な板状部材を配設し、前記金型が前記板状部材を介して前記封止樹脂と接触するよう構成したことを特徴とする半導体装置の製造方法。

5 48.請求項47記載の半導体装置の製造方法において、

前記板状部材として放熱性の良好な材料を選定したことを特徴と する半導体装置の製造方法。

- 49.請求項44乃至48のいずれかに記載の半導体装置の製造方法において、
- 10 前記樹脂封止工程で用いられる金型に、余剰樹脂を除去すると共 に前記金型内における封止樹脂の圧力を制御する余剰樹脂除去機構 を設けたことを特徴とする半導体装置の製造方法。
 - 50.請求項44乃至49のいずれかに記載の半導体装置の製造 方法において、
- 15 前記配線基板に前記半導体素子の形成位置より側方に長く延出し た延出部を形成し、

20

前記樹脂封止工程の終了後で前記突起電極形成工程の実施前に、前記延出部を折り曲げる折曲工程を実施し、

前記突起電極形成工程において、折曲された前記延出部に前記突 起電極を形成することを特徴とする半導体装置の製造方法。

51. 請求項44乃至49のいずれかに記載の半導体装置の製造方法において、

前記配線基板に前記半導体素子の形成位置より側方に長く延出し た延出部を形成し、

25 前記樹脂封止工程の実施前に、前記延出部を折り曲げる折曲工程 を実施し、

前記折曲工程を実施した後に、前記樹脂封止工程と前記突起電極 形成工程を実施することを特徴とする半導体装置の製造方法。

52.請求項50または51記載の半導体装置の製造方法におい

10

15

少なくとも前記半導体素子の背面を覆うように配設された第2の 樹脂層とを具備することを特徴とする半導体装置。

43. 少なくとも表面上に突起電極が直接形成されてなる半導体素子と、

前記半導体素子の表面上に形成されており、前記突起電極の先端 部を残し前記突起電極を封止する樹脂層と、

前記樹脂層から露出した前記突起電極の先端部に形成された外部 接続用突起電極とを具備することを特徴とする半導体装置。

44. 少なくとも可撓性基材に半導体素子及びリードが配設された構成の配線基板を金型内に装着し、続いて前記半導体素子の配設位置に封止樹脂を供給して前記半導体素子を樹脂封止する樹脂封止工程と、

前記配線基板に形成されたリードと電気的に接続するよう突起電極を形成する突起電極形成工程とを有する半導体装置の製造方法において、

前記半導体素子を樹脂封止する手段として、圧縮成形法を用いた ことを特徴とする半導体装置の製造方法。

- 45. 請求項44記載の半導体装置の製造方法において、
- 前記配線基板を形成する際、前記半導体素子を収納するキャビ 20 ティ部が形成された枠体を配設することを特徴とする半導体装置の 製造方法。
 - 46.請求項44または45記載の半導体装置の製造方法において、
- 25 前記樹脂封止工程で、前記金型の前記配線基板と対向する位置に 前記封止樹脂に対する離型性の良好なフィルムを配設し、前記金型 が前記フィルムを介して前記封止樹脂と接触するよう構成したこと を特徴とする半導体装置の製造方法。
 - 47. 請求項44または45記載の半導体装置の製造方法において、

WO 98/02919

用突起電極と他の突起電極とを識別しうるようにすることを特徴とする半導体装置の製造方法。

- 36.外部端子と電気的に接続される外部接続電極が表面に形成された半導体素子と、
- 5 前記外部接続電極を覆うように前記半導体素子の表面に形成され た樹脂層とを具備し、

前記半導体素子と前記樹脂層との界面において、前記外部接続電 極が側方に向け露出した構成としたことを特徴とする半導体装置。

- 37. 請求項36記載の半導体装置の実装方法であって、
- 10 前記半導体装置を実装基板に対し立設状態で実装することを特徴 とする半導体装置の実装方法。
 - 38. 請求項37記載の半導体装置の実装方法であって、

前記半導体装置を複数個並列状態に実装すると共に、隣接する前 記半導体装置同志を接着剤により接合することを特徴とする半導体 装置の実装方法。

39. 請求項37記載の半導体装置の実装方法であって、

15

20

25

前記半導体装置を複数個並列状態に実装すると共に、前記複数の 半導体装置を支持部材を用いて立設状態に支持することを特徴とす る半導体装置の実装方法。 40. 請求項18または請求項19ま たは請求項36のいずれかに記載の半導体装置の実装方法であって、 前記半導体装置をインターポーザ基板を介して実装基板に実装す ることを特徴とする半導体装置の実装方法。

41. 請求項18または17記載の半導体装置において、

前記樹脂層を異なる複数の樹脂により構成したことを特徴とする半導体装置。

42. 少なくとも表面上に突起電極が直接形成されてなる半導体素子と、

前記半導体素子の表面上に形成されており、前記突起電極の先端 部を残し前記突起電極を封止する第1の樹脂層と、

封止樹脂を供給して前記外部接続電極及び前記基板を前記封止樹脂 で封止し樹脂層を形成する樹脂封止工程と、

前記外部接続電極が形成された位置で前記基板を前記樹脂層と共 に切断して個々の半導体素子に分離する分離工程とを具備すること を特徴とする半導体装置の製造方法。

31. 請求項30記載の半導体装置の製造方法において、

5

25

前記分離工程実施前では、前記外部接続電極が前記基板に形成された隣接する半導体素子間で共有化されていることを特徴とする半 導体装置の製造方法。

10 32.請求項1乃至12のいずれか、または請求項20乃至31 のいずれかに記載の半導体装置の製造方法において、

少なくとも前記樹脂封止工程の実施後で、かつ前記分離工程を実施する前に、前記樹脂層または前記基板の背面に位置決め溝を形成することを特徴とする半導体装置の製造方法。

15 3 3. 請求項 3 2 記載の半導体装置の製造方法において、

前記位置決め溝は、前記樹脂層または前記基板の背面にハーフスクライブを行なうことにより形成されることを特徴とする半導体装置の製造方法。

34.請求項3乃至12のいずれか、または請求項20乃至29のいずれかに記載の半導体装置の製造方法において、

前記樹脂封止工程で、前記フィルムとして前記突起電極と干渉しない位置に凸部または凹部が形成されたものを用い、

前記樹脂封止工程の終了後に、前記凸部または凹部により前記樹脂層上に形成される凹凸を位置決め部として用いることを特徴とする半導体装置の製造方法。

35.請求項1乃至12のいずれか、または請求項20乃至29のいずれかに記載の半導体装置の製造方法において、

前記樹脂封止工程の終了後、位置決めの基準として用いる位置決め用突起電極の形成位置における封止樹脂を加工し、前記位置決め

WO 98/02919

続用突起電極を応力緩和機能を有する接合材を用いて接合させることを特徴とする半導体装置の製造方法。

- 27.請求項1乃至12のいずれか、または請求項20乃至26のいずれかに記載の半導体装置の製造方法において、
- 5 前記樹脂封止工程を実施する前に、予め前記基板の前記分離工程 で切断される位置に切断位置溝を形成しておき、

前記分離工程において、前記封止樹脂が充塡された前記切断位置 溝の形成位置で前記基板を切断することを特徴とする半導体装置の 製造方法。

10 28.請求項1乃至12のいずれか、または請求項20乃至26 のいずれかに記載の半導体装置の製造方法において、

前記樹脂封止工程を実施する前に、予め前記基板の前記分離工程で切断される位置を挟んで少なくとも一対の応力緩和溝を形成しておき、

- 15 前記分離工程において、前記一対の応力緩和溝の間位置で前記基 板を切断することを特徴とする半導体装置の製造方法。
 - 29. 突起電極を有する複数の半導体素子が形成された基板を切断することにより個々の半導体素子に分離する第1の分離工程と、

分離された前記半導体素子をベース材に整列させて搭載した後、 前記搭載された半導体素子を前記封止樹脂で封止し樹脂層を形成す る樹脂封止工程と、

20

25

前記突起電極の少なくとも先端部を前記樹脂層より露出させる突起電極露出工程と、

隣接する前記半導体素子の間位置で前記ベース材と共に前記樹脂層を切断することにより、前記樹脂層が形成された半導体素子を個々分離する第2の分離工程とを具備することを特徴とする半導体装置の製造方法。

30. 外部と接続される外部接続電極が表面に形成された複数の半導体素子が形成された基板を金型内に装着し、続いて前記表面に

前記樹脂封止工程において、予め前記封止樹脂を前記補強板に配 設しておくことを特徴とする半導体装置の製造方法。

22. 請求項21記載の半導体装置の製造方法において、

前記補強板に金型に装着した状態において基板に向け延出する枠 部を形成することにより凹部を形成し、

前記樹脂封止工程の実施時において、前記補強板に形成された凹部を樹脂封止用のキャビティとして用いて前記基板に樹脂層を形成することを特徴とする半導体装置の製造方法。

23. 請求項1乃至12のいずれかに記載の半導体装置の製造方 10 法において、

前記樹脂封止工程で前記突起電極が配設された前記基板の表面に 第1の樹脂層を形成した後、または同時に、前記基板の背面を覆う ように第2の樹脂層を形成することを特徴とする半導体装置の製造 方法。

15 24.請求項3乃至10のいずれかに記載の半導体装置の製造方 法において、

前記樹脂封止工程で、前記フィルムとして前記突起電極と対向する位置に凸部が形成されたものを用い、前記凸部を前記突起電極に押圧した状態で前記樹脂層を形成することを特徴とする半導体装置の製造方法。

25.請求項1乃至12のいずれか、または請求項20乃至24 のいずれかに記載の半導体装置の製造方法において、

前記突起電極露出工程で前記突起電極の少なくとも先端部を前記 樹脂層より露出させた後に、

25 前記突起電極の先端部に外部接続用突起電極を形成する外部接続 用突起電極形成工程を実施することを特徴とする半導体装置の製造 方法。

> 26. 請求項25記載の半導体装置の製造方法において、 前記外部接続用突起電極形成工程で、前記突起電極と前記外部接

15

て、

前記第1の下型半体の前記基板が載置される部位に、前記基板を 前記第1の下型半体に固定・離型させる固定・離型機構を設けたこ とを特徴とする半導体装置製造用金型。

5 16.請求項15記載の半導体装置製造用金型において、 前記固定・離型機構を、

前記第1の下型半体の前記基板が載置される部位に配設された多 孔質部材と、 前記多孔質部材に対し気体の吸引処理及び気体の供 給処理を行なう吸排気装置とにより構成したことを特徴とする半導 体装置製造用金型。

17. 請求項13乃至16のいずれかに記載の半導体装置製造用金型において、

前記キャビティを形成した状態において、前記第1の下型半体の 上部の面積よりも前記第2の下型半体で囲繞される面積が広くなる 部分を有する構成としたことを特徴とする半導体装置製造用金型。

18. 少なくとも表面上に突起電極が直接形成されてなる半導体素子と、

前記半導体素子の表面上に形成されており、前記突起電極の先端 部を残し前記突起電極を封止する樹脂層と

- 20 を具備することを特徴とする半導体装置。
 - 19.請求項18記載の半導体装置において、

前記半導体素子の前記突起電極が形成される表面に対し反対側と なる背面に、放熱部材を配設したことを特徴とする半導体装置。

20. 請求項1乃至12のいずれかに記載の半導体装置の製造方 25 法において、

前記樹脂封止工程で用いられる封止樹脂として、異なる特性を有する複数の封止樹脂を用いることを特徴とする半導体装置の製造方法。

21. 請求項9または10記載の半導体装置の製造方法において、

10.請求項9記載の半導体装置の製造方法において、

前記補強板として放熱性の良好な材料を選定したことを特徴とする半導体装置の製造方法。

11.請求項1乃至10のいずれかに記載の半導体装置の製造方法において、

前記突起電極露出工程で前記樹脂層に覆われた突起電極の少なく とも先端部を前記樹脂層より露出させる手段として、レーザ光照射, エキシマレーザ, エッチング, 機械研磨, 及びブラストの内、少な くとも1の手段を用いることを特徴とする半導体装置の製造方法。

12.請求項3乃至10のいずれかに記載の半導体装置の製造方法において、

前記樹脂封止工程で用いられる前記フィルムの材質として弾性変形可能な材質を選定し、前記金型を用いて前記樹脂層を形成する際 に前記突起電極の先端部を前記フィルムにめり込ませると共に、

前記突起電極露出工程で前記フィルムを前記樹脂層から剝離させることにより、前記突起電極の先端部が前記樹脂層より露出させることを特徴とする半導体装置の製造方法。

13. 昇降可能な上型と、

5

10

15

25

基板の形状に対応しており固定された第1の下型半体と、前記第 1の下型半体を囲繞するよう配設されると共に前記第1の下型半体 に対して昇降可能な第2の下型半体とよりなる下型と により構成され、

前記上型と下型とが協働して樹脂充塡が行なわれるキャビティを 形成する構成としたことを特徴とする半導体装置製造用金型。

14.請求項13記載の半導体装置製造用金型において、

樹脂成形時に余剰樹脂の除去処理を同時に行うと共に前記封止樹脂の圧力を制御する余剰樹脂除去機構を設けたことを特徴とする半導体装置製造用金型。

15. 請求項13または14記載の半導体装置製造用金型におい

程と、

前記上型を前記第2の下型半体と共に下動させることにより前記 封止樹脂を加熱、溶融、圧縮し、前記突起電極を封止する樹脂層を 形成する樹脂層形成工程と、

先ず上型を上昇させて前記上型を前記樹脂層から離間させ、続い 5 て第2の下型半体を第1の下型半体に対して昇降させることにより、 前記樹脂層が形成された基板を前記金型から離型させる離型工程と を有することを特徴とする半導体装置の製造方法。

5. 請求項1乃至4のいずれかに記載の半導体装置の製造方法に 10 おいて、

前記樹脂封止工程で用いられる金型に余剰樹脂除去機構を設け、 該余剰樹脂除去機構により余剰樹脂を除去すると共に前記金型内に おける封止樹脂の圧力を制御することを特徴とする半導体装置の製 造方法。

6. 請求項1乃至5の何れかに記載の半導体装置の製造方法にお 15 いて、

前記樹脂封止工程で、封止樹脂としてシート状樹脂を用いたこと を特徴とする半導体装置の製造方法。

- 7. 請求項3または6記載の半導体装置の製造方法において、
- 前記封止樹脂を前記樹脂封止工程の実施前に予め前記フィルムに 20 配設することを特徴とする半導体装置の製造方法。
 - 8. 請求項7記載の半導体装置の製造方法において、

前記封止樹脂を前記フィルムに複数個配設しておき、前記フィル ムを移動させることにより、連続的に前記樹脂封止工程を実施する ことを特徴とする半導体装置の製造方法。

9. 請求項1乃至8記載のいずれかに記載の半導体装置の製造方 法において、

前記樹脂封止工程で前記金型に前記基板を装着する前に補強板を 装着しておくことを特徴とする半導体装置の製造方法。

施例に係る製造方法)を示す図である。また、同図では、多数個取りを行なう方法ではなく、個々に半導体装置310Tを形成する方法を例に挙げて示している。

本実施例に係る半導体装置310Tの製造方法では、予め別工程において半導体装置本体370,接続ピン3110を保持した位置決め部材3112,接着剤3114,及びインタポーザ372Bを形成しておく。この際、接着剤3114の突起電極380の形成位置と対応する位置には、通孔3102を予め穿設しておく。

そして、突起電極380と位置決めピン3112,及び位置決め ピン3112と接続孔396との位置決めを行なった上で、半導体 装置本体370をインタポーザ372Bに加熱しつつ押圧する。これにより、接続ピン3110の上端部は突起電極380内に嵌入し、かつ下端部は外部接続端子376に嵌入すし、よって突起電極380と外部接続端子376は接続ピン3110を介して電気的に接続される。以上の処理を行なうことにより、図176に示す半導体装置310Uが形成される。

以上、本発明の実施例を説明した。本発明は上記実施例に限定されるものではなく、その他の実施例、変形例等を含むものである。

20

25

請求の範囲

1. 突起電極が配設された複数の半導体素子が形成された基板を金型内に装着し、続いて前記突起電極の配設位置に封止樹脂を供給して前記突起電極及び前記基板を前記封止樹脂で封止し樹脂層を形成する樹脂封止工程と、

前記突起電極の少なくとも先端部を前記樹脂層より露出させる突起電極露出工程と、

前記基板を前記樹脂層と共に切断して個々の半導体素子に分離す 10 る分離工程とを具備することを特徴とする半導体装置の製造方法。

2. 請求項1記載の半導体装置の製造方法において、

前記樹脂封止工程で用いられる封止樹脂は、封止処理後における前記樹脂層の高さが前記突起電極の高さと略等しい高さとなる量に計量されていることを特徴とする半導体装置の製造方法。

15 3. 請求項1または2記載の半導体装置の製造方法において、

前記樹脂封止工程で、前記突起電極と前記金型との間にフィルムを配設し、前記金型が前記フィルムを介して前記封止樹脂と接触するよう構成したことを特徴とする半導体装置の製造方法。

4. 請求項1乃至3のいずれかに記載の半導体装置の製造方法に 20 おいて、

前記樹脂封止工程で用いられる金型を、

昇降可能な上型と、

25

固定された第1の下型半体と、前記第1の下型半体に対して昇降 可能な構成とされた第2の下型半体とよりなる下型とにより構成す ると共に、

前記樹脂封止工程が、

突起電極が配設された複数の半導体素子が形成された基板を前記 第1及び第2の下型半体が協働して形成するキャビティ内に装着す ると共に、前記封止樹脂を前記キャビティ内に配設する基板装着工 WO 98/02919 PCT/JP97/02405

このように、突起電極380と外部接続端子376との接続処理が終了すると、続いて図174にA-Aで示す破線位置で切断処理が行なわれ、これにより図172(A)に示す半導体装置310Tが形成される。尚、上記した製造方法では、半導体装置310Tを多数個取りする方法について述べたが、図175に示すように、半導体装置310Tを個々に製造することも可能である。

5

10

15

20

25

続いて、第73実施例である半導体装置10Uについて説明する。 図176は、第73実施例に係る半導体装置310Uを示す断面 図である。尚、図176において、図172を用いて説明した第7 2実施例に係る半導体装置310Tの構成と対応する構成について は、同一符号を付してその説明を省略する。

前記した第72実施例に係る半導体装置310Tでは、小型化を図るために半導体装置本体370に形成された突起電極380の配設ピッチと、インタポーザ372Dに配設された接続ピン3110の配設ピッチとを同一ピッチとするよう構成していた。

これに対し、本実施例に係る半導体装置310Uは、半導体装置本体370に形成された突起電極380の配設ピッチに対し、インタポーザ372Bに配設された外部接続端子376の配設ピッチを大きく設定したことを特徴とするものである。これに伴い、インタポーザ372Bの面積は半導体装置本体370の面積に対し広くなっている。

このように、突起電極380の配設ピッチに対し外部接続端子376の配設ピッチを大きく設定したことにより、インタポーザ372B上における配線パターン384Bの引回しの自由度を更に向上することができる。これにより、外部接続端子376の端子レイアウトの自由度が向上し端子設計の容易化を図ることができると共に、突起電極380(接続ピン3110)の電極間ピッチが狭ピッチ化してもこれに容易に対応することができる。

図177は、上記した半導体装置310Tの製造方法(第66実

PCT/JP97/02405 WO 98/02919

5

10

15

20

25

また、接続ピン3110は位置決め部材により突起電極380の 形成位置に対応した位置に位置決めされている。このため、実装時 において個々の接続ピン3110と突起電極380または外部接続 端子376との位置決め処理を行なう必要はなく、実装作業を容易 に行なうことができる。

更に、位置決め部材 3 1 1 2 は可撓性部材により形成されているため、前記のように接続ピン 3 1 1 0 が可撓しても、位置決め部材 3 1 1 2 はこれに追随して可撓するため、半導体装置本体 3 7 0 とインタポーザ 3 7 2 D との間に発生する応力を位置決め部材 3 1 1 2 によっても吸収することができる。

図173乃至図175は、半導体装置310Tの製造方法(第65実施例に係る製造方法)を示している。尚、図173乃至図175において、第60実施例に係る製造方法を説明するのに用いた図155乃至図157に示した構成と対応する構成については同一符号を付してその説明を省略する。また、以下の製造方法では、半導体装置310Tを多数個取りする方法について説明するものとする。

半導体装置310Sを製造するには、図173に示すように、予め別工程において半導体装置本体370が複数個形成されたウェハ390,接続ピン3110を保持した位置決め部材3112,接着剤3114,及びベース部材3116を形成しておく。接着剤3114及びベース部材3116の突起電極380の形成位置と対応する位置には、孔388及び通孔3102を形成しておく。

そして、突起電極380と位置決めピン3110との位置決めを行なった上で、ウェハ390をインタポーザ372D(接続ピン3110,位置決め部材3112,接着剤3114,ベース部材3116)に加熱しつつ押圧する。これにより、図174に示すように、接続ピン3110の上端部は突起電極380内に嵌入し、かつ下端部は外部接続端子376に嵌入する。よって突起電極380と外部接続端子376は接続ピン3110を介して電気的に接続される。

る。

5

10

15

本実施例に係るインタポーザ372Dは、大略すると接続ピン3 110,位置決め部材3112,接着剤3114,及びベース部材3116等により構成されている。接続ピン3110は、突起電極380の形成位置に対応した位置に配設され、組み立てられた状態において、その上端部を突起電極380に接合すると共に、下端部を外部接続端子376に接合される。また、位置決め部材3112は、この接続ピン3110を突起電極380の形成位置に位置決めする機能を有するものであり、シリコンゴム等の可撓性材料により形成されている。

上記のように、接続ピン3110を保持した位置決め部材3112は、接着剤3114によりベース部材3116に接着固定される。この際、ベース部材3116の突起電極380の形成位置と対向する位置には孔388が形成されており、接続ピン3110はこの孔388を介して外部接続端子376と接続される。図172(B)は、接続ピン3110と外部接続端子376との接続位置を拡大して示している。同図に示されるように、接続ピン3110は外部接続端子376内に食い込んだ状態で接続されており、よって確実に電気的に接続されている。

20 上記構成とされた半導体装置 3 1 0 Tでは、接続ピン3 1 1 0 の 上端部を突起電極 3 8 0 に接合すると共に下端部を外部接続端子 3 7 6 に接合しているため、突起電極 3 8 0 と外部接続端子 3 7 6 と の間に接続ピン 3 1 1 0 が介在した構成となる。

この接続ピン3110は可撓可能な構成であるため、例えば加熱時等に半導体装置本体370とインタポーザ372Dとの間に熱膨張率差に起因して応力が発生しても、この応力は接続ピン3110が可撓することにより吸収される。よって、応力が印加されても外部接続端子376と突起電極380との接続を確実に維持することができる。

10

20

25

372 Cとが機械的に接合され、かつ突起電極380とフライングリード3106とが電気的に接続されると、続いて少なくとも突起電極380とフライングリード3106との接続位置を含むウェハ390とインタポーザ372 C間にカバー樹脂3108が形成される。このカバー樹脂3108は、ポッティングにより形成しても、もたモールド成形により形成する構成としてもよい。図168は、カバー樹脂3108が形成された状態を示している。

このように、カバー樹脂 3 1 0 8 の形成処理が終了すると、続いて図 1 6 9 に A - A で示す破線位置で切断処理が行なわれ、これにより図 1 6 6 に示す半導体装置 3 1 0 Sが形成される。尚、上記した製造方法では、半導体装置 3 1 0 Qを多数個取りする方法について述べたが、図 1 7 0 及び図 1 7 1 に示すように、半導体装置 3 1 0 Sを個々に製造することも可能である。

続いて、第72実施例である半導体装置310Tについて説明する。

図172(A)は、第72実施例である半導体装置10Tを示す断面図である。尚、図172において、図154を用いて説明した第67実施例に係る半導体装置310Nの構成と対応する構成については、同一符号を付してその説明を省略する。 前記した第67乃至71実施例に係る半導体装置310N~310Sは、導電性部材として導電性ペースト3100,スタッドバンプ3104,或いはフライングリード3106を用い、この導電性ペースト3100,スタッドバンプ3104,フライングリード3106により半導体装置本体370とインタポーザ372A,372Bとを電気的に接合(接続)する構成とされていた。

これに対し、本実施例に係る半導体装置310Uは、上記の導電性ペースト3100或いはスタッドバンプ3104に代えて、インタポーザ372Dに導電性部材として、接続ピン3110と位置決め部材3112を組み込んだ構成としたことを特徴とするものであ

25

また、フライングリード3106と突起電極380との接続位置においては絶縁性を有する接着剤398が介在しないため、フライングリード3106と突起電極380との電気的接続の信頼性を向上させることができる。更に、フライングリード3106はバネ力をもって突起電極380に圧接する。よって、これによってもフライングリード3106と突起電極380との電気的接続の信頼性を向上させることができる。

図167乃至図171は、半導体装置310Sの製造方法(第6 4実施例に係る製造方法)を示している。尚、図167乃至図17 1において、第60実施例に係る製造方法を説明するのに用いた図 155乃至図157に示した構成と対応する構成については同一符 号を付してその説明を省略する。また、以下の製造方法では、半導体装置310Sを多数個取りする方法について説明するものとする。

15 半導体装置 3 1 0 Sを製造するには、図1 6 7に示すように、予め別工程において半導体装置本体 3 7 0 が複数個形成されたウェハ 3 9 0,接着剤 3 9 8,及びインタポーザ 3 7 2 Cを形成しておく。また、このインタポーザ 3 7 2 Cを形成する際、上記した形成方法によりフライングリード 3 1 0 6 を形成しておく。

そして、突起電極380とフライングリード3106との位置決めを行なった上で、ウェハ390と各インタポーザ372Cとの間に接着剤398を介装し、各インタポーザ372Cをウェハ390に押圧しつつ接着固定する。これにより、図168に示すように、接着材398によりウェハ390とインタポーザ372Cは機械的に接合される。また、フライングリード3106は突起電極380に押圧されることにより発生するバネ力により突起電極380に圧接し、よって突起電極380とフライングリード3106は確実に電気的接合が行なわれる。

上記のように、接着材398によりウェハ390とインタポーザ

PCT/JP97/02405 WO 98/02919

06 (導電性部材)を設けたことを特徴とするものである。

5

10

15

20

25

フライングリード3106は、インタポーザ372Cに形成された配線パターン384Cと一体的に形成されており、インタポーザ372Cの外周縁部より斜め上方向(半導体装置本体370に向かう方向)に延出した構成とされている。また、このフライングリード3106の形成位置は、突起電極380の形成位置と対応するよう設定されている。

フライングリード3106を形成するには、予め形成されたインタポーザ372Cのフライングリード3106の形成部分に対応するベース部材386Cをドライエッチング等により除去し、これにより単体となって配線パターン337Cを上記した斜め上方向にむけ折曲形成する。これにより、インタポーザ372Cの外周縁部位置にフライングリード3106が形成される。

このフライングリード3106は、接着剤398の配設位置を迂回して突起電極380に接続し、これにより半導体装置本体370とインタポーザ372Aとを電気的に接続する機能を奏する。また、突起電極380とフライングリード3106との接続位置は、カバー樹脂3108により樹脂封止されている。これにより、外力印加等によりフライングリード3106が変形することを防止でき、半導体装置310Sの信頼性を向上させることができる。

上記のように、本実施例に係る半導体装置310Sでは、接着剤398が半導体装置本体370とインタポーザ372Cとを機械的に接合し、またスタッドバンプ3104が半導体装置本体370とインタポーザ372Cとを電気的に接合(接続)する。このように、機械的接合と電気的接合を別個の部材(接着剤398,フライングリード3106)により行なうことにより、半導体装置本体370とインタポーザ372Aとの機械的接合及び電気的接合を共に確実に行なうことが可能となり、半導体装置310Qの信頼性を向上させることができる。

10

15

25

の形成位置と対応する位置には、通孔3102を予め穿設しておく。また、インタポーザ372Bに絶縁部材394を形成すると共に、 絶縁部材394の突起電極380の形成位置と対応する位置に接続 孔396を形成しておく。更に、接続孔396内に露出した配線パターン384Aには、前記したワイヤボンディング技術を用いてスタッドバンプ3104を形成しておく。

そして、突起電極380と接続孔396との位置決めを行なった上で、半導体装置本体370とインタポーザ372Bとの間に接着剤398を介装し、半導体装置本体370をインタポーザ372Bに押圧しつつ接着固定する。これにより、接着材398により半導体装置本体370とインタポーザ372Bは機械的に接合されると共に、スタッドバンプ3104は通孔3102及び接続孔396を介して突起電極380に食い込んだ状態となる。以上の処理を行なうことにより、突起電極380と配線パターン384Aはスタッドバンプ3104より電気的に接合され、よって図164に示す半導体装置310Rが形成される。

続いて、第71実施例である半導体装置310Sについて説明する。

図166は、第71実施例である半導体装置310Sを示す断面 図である。尚、図166において、図154を用いて説明した第6 7実施例に係る半導体装置310Nの構成と対応する構成について は、同一符号を付してその説明を省略する。

前記した第67乃至70実施例に係る半導体装置310N~31 0Rは、導電性部材として導電性ペースト3100或いはスタッド バンプ3104を用い、この導電性ペースト3100或いはスタッ ドバンプ3104により半導体装置本体370とインタポーザ37 2Aとを電気的に接合(接続)する構成とされていた。これに対し、 本実施例に係る半導体装置310Sは、上記の導電性ペースト31 00或いはスタッドバンプ3104に代えてフライングリード31 る。

5

20

25

図164は、第70実施例に係る半導体装置310尺を示す断面 図である。尚、図164において、図160を用いて説明した第6 9 実施例に係る半導体装置 3 1 0 Qの構成と対応する構成について は、同一符号を付してその説明を省略する。

前記した第69実施例に係る半導体装置310Qでは、小型化を 図るために半導体装置本体370に形成された突起電極380の配 設ピッチと、インタポーザ372Aに配設された外部接続端子37 6の配設ピッチとを同一ピッチとするよう構成していた。


これに対し、本実施例に係る半導体装置310Rは、半導体装置 10 本体370に形成された突起電極380の配設ピッチに対し、イン タポーザ372Bに配設された外部接続端子376の配設ピッチを 大きく設定したことを特徴とするものである。これに伴い、インタ ポーザ372日の面積は半導体装置本体370の面積に対し広く 15 なっている。

このように、突起電極380の配設ピッチに対し外部接続端子3 76の配設ピッチを大きく設定したことにより、インタポーザ37 2 B上における配線パターン3 8 4 Bの引回しの自由度を更に向上 することができる。これにより、外部接続端子376の端子レイア ウトの自由度が向上し端子設計の容易化を図ることができると共に、 突起電極380の電極間ピッチが狭ピッチ化してもこれに容易に対 応することができる。


図165は、上記した半導体装置310Qの製造方法(第63実 施例に係る製造方法)を示す図である。また、同図では、多数個取 りを行なう方法ではなく、個々に半導体装置310Qを形成する方 法を例に挙げて示している。

本実施例に係る半導体装置310Qの製造方法でも、予め別工程 において半導体装置本体370,接着材398,及びインタポーザ 372Bを形成しておく。この際、接着剤398の突起電極380

				,
				•
				•
		:		




		-
		•
		•
		~
		-
		•
		-



76/131

· .			
	·-		•
			•

図




7 5 / 1 3 1



WO Selected

1







74/131

_		
		- •>
		-
		•

<u>210D</u>




			•
			•
			\ <u>.</u>
			•




 \boxtimes

				•



⊠ 8 4

		•
		•
		•
		•



70/131

	· ·	
		- 1 · 1


PCT/JP97/02405

8 2

M

224


		-
		•
		-
		·
		•




<u>∞</u>

図


	4			-
			·	
				•



			•
			•
•			



		,



X

	•
	-
<i>;</i> *	
	3

⊠ 76







図 77



		•
		, i
		12





			-
			•
			•
			•
4. 5 .4			-

図 72







図 73





		•
		•
		-
		•
		-






		•
		•
		4
		-






			-
			•
			•
A,			


図 67




		•
		~
		•
		-




		•			
					•
					, <u>"</u> ,
					•
	4				-
				**	
7,					




		-
		•
		•




WO 98/02919 PCT/JP97/02405






		•
		•
		•
		,
		•
		1




		•




53/131

	,		
		;	
			· ·



	β		
Ŧ			
			•
			÷
			-



			•






図 57




		•
		•

図 55




			•
			•
•			
		•	
		-	




48/131

		•
		•
		8
		1




47/131


		• -
		•
	.,	
		•



			•
			•
		e.	•
			4-




		•
		·




4 4 / 1 3 1

			•
49		•	
			5



·		
		•
		_



			•
			•
*			
			_







図 45



⊠ 46




			•
			•
	1		
		•	-
			•




•

		-
		•
		•
		•
		_




38/131






		•
		•
		•




36/131


			-
		<i>(</i> -	- 1

図 40






PCT/JP97/02405




3 4 / 1 3 1

		· · ·
	·	
		•




3 3 / 1 3 1

·か




		•
		-

PCT/JP97/02405




,
4

PCT/JP97/02405




30/131

		7
		, • · · · · · · · · · · · · · · · · · ·
		-
		۸



29/131

		•



28/131

5

20

25

91により応力緩和され、バンプ12に伝達されることを防止することができる。これにより、外部応力により基板16(半導体素子)にダメージが発生することを防止でき、よって製造される半導体装置の信頼性を向上させることができる。

また、外部接続用外部接続用突起電極としてポール電極 9 2 を用いることにより、球状の電極に比べて外部接続端子(実装基板側、或いは試験装置側の外部接続端子)との接続状態を良好とすることができる。これは、球状の電極では接続面積が小さくなるのに対し、ポール電極 9 2 では接続面積を広くできるためである。

10 また、球状の電極はその形成が難しく高さ(直径)にバラツキが 生じやすいが、ワイヤ状のポール電極 9 2 では同一長さのものを精 度良く得ることができ、よってバラツキの発生を防止することがで きる。更に、ポール電極 9 2 は弾性的に座屈変形可能であるため、 ポール電極 9 2 自体にも応力緩和機能を有している。よって、外力 入力時における応力の緩和をより確実に行なうことができる。

続いて、本発明の第17実施例について説明する。

図38は、第17実施例に係る半導体装置の製造方法を説明するための図である。尚、図38において、図1乃至図9を用いて説明した第1実施例と同一構成については同一符号を附してその説明を省略するものとする。

前記した第1実施例では、バンプ12を樹脂層13から露出させるためにフィルム30として弾性可能な材質を選定し、フィルム30をバンプ12に配設した時点でバンプ12の先端部がフィルム30にめり込むようにし、よって図7に示すようにフィルム30を剝離した時点でバンプ12の先端部が樹脂層13から露出するようにした。しかるに、この第1実施例の方法では、樹脂層13から露出するバンプ12の先端部の面積は小さくなり、実装基板との電気的接続性が低下するおそれがある。

一方、前記した第7実施例では、フィルム30Aとして硬質な材

WO 98/02919 PCT/JP97/02405

5

10

15

20

25


質を選定し、フィルム30Aを剝離した時点ではバンプ12の先端部は樹脂層13から露出しない状態とし、バンプ12の先端部を樹脂層13から露出させるには、図21に示すようにレーザ照射装置60等を用いて露出させる方法を用いた。しかるに、第7実施例の方法では、バンプ12を樹脂層13から露出させるために大掛かりな設備が必要となってしまう。


そこで本実施例では、図38(A)に示すように、樹脂封止工程においてフィルム30Bとして硬質材料のものを選定すると共に、このフィルム30Bのバンプ12と対向する位置に凸部19が形成されたものを用いたことを特徴とする。以下、この凸部19が形成されたフィルム30Bを用いた樹脂封止工程について説明する。尚、図38において、金型の図示は省略している。


図38(B)は、基板16,封止樹脂35,及びフィルム30Bを金型に装着した状態を示している。この状態において、フィルム30Bに形成された凸部19は、基板16に形成されたバンプ12と対向するよう位置決めされている。また、フィルム30Bは硬質の樹脂材料により形成されており、凸部19は比較的軟質な樹脂材料により形成されている。即ち、本実施例においては、フィルム30Bと凸部19とは別材料により構成されている(尚、同一材料による一体化された構成としてもよい)。

図38(C)は、封止樹脂35に対して圧縮成形処理が行なわれている状態を示している。この圧縮成形処理時において、フィルム30Bに形成された凸部19はバンプ12に押圧された状態となっている。従って、凸部19がバンプ12を押圧している領域については、バンプ12に封止樹脂35が付着することはない。かつ、凸部19は軟質樹脂により構成されているため、凸部19が可撓変形することによりバンプ12と凸部19との接触面積は広くなっている。

図38(D)は突起電極露出工程を示しており、基板16から









77/131

		-
		ć




78/131

		4
		•
		-




79/131




80/131

• •




81/131

		•
		•
		4
		•
		.



82/131


		. ·		
				-
				-
				•
				•
	•			
				_
				•
				*
				-
4				




83/131


		•
Ť		
		•
		-
		~














ly.


.

.




86/131

		1
		-
		•
		•
		·,*
		-
		-
		7




87/131

		140
		•
		· 126 -
		•
		-
		-




		-
		•
ů.		
		•
		•



89/131


		•
		•
		*
		•

図 103




			•
	i.		•
			-

図 104




		-

図 105




		•
**		
		•
		-

図 106




		•
		,
		•

図 107




		•
		·
		•
		•
		•
		•






		•



96/131


		•
		ŕ
		•




97/131

		•	
			•
ý.			

図 111




		•
		•
•		




9 9 / 1 3 1

			•
			•
			<u>s</u>
			•
			•
4.6			


☑ 113



		•
		-
		•
		•
		•




	•		
			,
		· j	
			٠




102/131

		•
		•
		•
		•
		•



		•
		•
		•
		•
		•



104/131

		•
		•
		-
		•
÷:		•



図 118






図 120





		•
		-
		•
		•
		•



			•
			•
			÷


図 121







		-
		•
*		









		<u> </u>	
			•
•			
			•
			-





109/131

		1
		•
		•
		•
		▶.
		•



110/131

			•
		÷ a	
			•
	G		•

図 128





図 129



		•
		٠

図 130





図 131



		•
		· ·

図 132





図 133



		-
		-
	P 5.	
		•
		•

図 134






図 135




,		•			
•				•	
	•				
				•	

図 136




		•
		,
		•

図 137



1 3 8 図



	•	
\$.		
		÷1
		-

図 139




図 140






図 141



		*
		_
		•
		•



1 1 8 / 1 3 1

		`
		-
		,

図 143




図 144






図 145



119/131

	,	
		-
		x
		-








図 148



		٠
		· v
		i) e
		3
		•


310L 370 378 382 374 396 394 372A 384A 388 386A


図 150



	•	
		J
		•
		•

図 151





		•
		•

図 153




図 154





図 155



123/131

	•	
		,
		•

図 156




図 157





図 158



1 2 4 / 1 3 1

	·		
			•
			•
		· .	
			•
			•

図 159




図 160





図 161



125/131

			•
			•
			•
			•
		4	
, i			

図 162




図 163





図 164



			٠

特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6

H01L 21/56, 21/60, 23/28, B29C 43/18

(11) 国際公開番号

WO98/02919

(43) 国際公開日

1998年1月22日(22.01.98)

(21) 国際出願番号

PCT/JP97/02405

A1

(22) 国際出願日

特願平9/10683 レ

1997年7月10日(10.07.97)

(30) 優先権データ 特願平8/183844~ 特願平8/276634 ~

1996年7月12日(12.07.96) 1996年10月18日(18.10.96) 1997年1月23日(23.01.97)

特願平9/181132 1/ 1997年7月7日(07.07.97) (71) 出願人(米国を除くすべての指定国について) 富士通株式会社(FUJITSU LIMITED)[JP/JP]

〒211 神奈川県川崎市中原区上小田中4丁目1番1号

Kanagawa, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

深澤則雄(FUKASAWA, Norio)[JP/JP]

川原登志実(KAWAHARA, Toshimi)[JP/JP]

森岡宗知(MORIOKA, Muneharu)[JP/JP]

大澤満洋(OSAWA, Mitsunada)[JP/JP]

松木浩久(MATSUKI, Hirohisa)[JP/JP]

小野寺正徳(ONODERA, Masanori)[JP/JP]

河西純一(KASAI, Junichi)[JP/JP]

丸山茂幸(MARUYAMA, Shigeyuki)[JP/JP]

竹中正司(TAKENAKA, Masashi)[JP/JP]

〒211 神奈川県川崎市中原区上小田中4丁目1番1号

富士通株式会社内 Kanagawa, (JP) 新間康弘(SHINMA, Yasuhiro)[JP/JP]

佐久間正夫(SAKUMA, Masao)[JP/JP]

鈴木義美(SUZUKI, Yoshimi)[JP/JP]

〒211 神奈川県川崎市中原区上小田中4丁目1番1号 富士通オートメーション株式会社内 Kanagawa, (JP)

(74) 代理人

JP

ΙP

JP

弁理士 伊東忠彦(ITOH, Tadahiko)

〒150 東京都渋谷区恵比寿4丁目20番3号

恵比寿ガーデンプレイスタワー32階 Tokyo, (JP)

CN, KR, US, 欧州特許 (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類


国際調査報告書

METHOD AND MOLD FOR MANUFACTURING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, (54) Title: AND METHOD FOR MOUNTING THE DEVICE

(54)発明の名称 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法

(57) Abstract

method for manufacturing semiconductor devices includes a resin sealing step of putting a substrate (16) on which bumps (12) and a plurality of semiconductor chips (11) are arranged in the cavity (28) of a mold (20) and supplying a resin (35) to the region where the bumps (12) are provided so as to coat the bumps (12) and form a resin layer (13), a protruded electrode exposing step of exposing at least the front end sections of the bumps (12) coated with the resin layer (13) from the layer (13), and a separating step of separating the semiconductor chips (11) into individual chips (11) by cutting the substrate (16) together with the layer (13).



(57) 要約

バンプ12が配設された複数の半導体素子11が形成された基板 16を金型20のキャビティ28内に装着し、続いてバンプ12の 配設位置に樹脂35を供給してバンプ12を封止し樹脂層13を形 成する樹脂封止工程と、樹脂層13に覆われたバンプ12の少なく とも先端部を樹脂層13より露出させる突起電極露出工程と、基板 16を樹脂層13と共に切断して個々の半導体素子11に分離する 分離工程とを具備する。

参考情報

PCTに基づいて公開される国際出願のパンフレット第一頁に記載されたPCT加盟国を同定するために使用されるコード

シスス・サール マンロログランロログランド スス・サイン・オジラレー マンネガジーゴ キャージャージャージャー タメニャー・ジャルル マンス チトルルル マンス チャージャルル SSIKLNZDGJMRTAGSZNUVYZ ES FI FR LSTUVC MD MG AL AM AT AU AZABBEFG* MIN ME LOZ L TOUR IDELSTPEGPRKKLLLK 中国 キューバ チェッコ共和国 ドイツ デンマーク エストニア RU ロシア連邦 SD スーダン SE スウェーデン

国際調査報告

		国际山脉番号、PC1/JP9	7/02405
C(続き).	関連すると認められる文献		
引用文献の			田平ユー
カテゴリー*	引用文献名 及び一部の箇所が関連するときに	は、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP, 5-55278, A (ソニー株式会社) 5. 3 3), 段落「0006」, 「0009」, 「0012	RH 1992 (05 02 0	18, 43
Y		2] ねよい図2 (ノアミリーなし	1-3, 6, 11, 12, 19, 26-28, 30, 57, 66, 67
x	JP, 60-130129, A (日本電気株式会社) 07.85), 特許請求の範囲および第3図 (ファミ	11.7月.1985 (11. リーなし)	5 7
x	JP, 5-175396, A (富士通株式会社) 13	. 7月. 1993 (13. 07	6 5
Y	. 93), 請求項1および図1 (ファミリーなし)		66, 67
Y	JP, 6-318609, A (株式会社東芝) 15. . 94), 特許請求の範囲および図1 (ファミリーな	11月、1994 (15、11 に)	1-3, 6, 9-12, 30, 44, 66, 67
Y	JP, 6-29165, A(南海ラバー株式会社)4 . 94),請求項1,図1および図7(ファミリーな	. 2月. 1994 (04. 02	25, 26
Y	JP, 54-111281, A (三菱電機株式会社) 08.79),請求項1および第2図 (ファミリーな	31.8月.1979 (31.し)	9, 10, 19
Y	JP, 7-326850, A (富士通株式会社) 12 2.95),請求項4,段落「0024」および図1	. 12月. 1995 (12. 1 (ファミリーなし)	1 1
Y	JP, 7-321248, A (日本電気株式会社) 8 2.95),請求項1,段落「0029」および図1	. 12月. 1995 (08. 1 &EP, 684642, A2	20, 41, 42
Y	J P, 5 - 2 0 9 2 1, A(松下電器産業株式会社) 0 1. 9 3), 段落「0 0 0 4」,「0 0 0 5」,「 リーなし)	20 18 1002 (20	2 6
- 1	JP,61-253826,A(株式会社日立製作所) 11.76),請求項1,第3頁右上欄7行-同頁左 ミリーなし)) 9. 11月. 1976 (09 下欄16行および第2図 (ファ	27, 28
Υ .	J P, 5 — 1 7 5 3 9 6, A (富士通株式会社) 1 3. 9 3),請求項 1 および図 1 (ファミリーなし)	7月. 1993 (13. 07	66,67
Y	J P, 1-37854,A(九州日本電気株式会社): 2.89),第1頁左欄末行-同頁右欄8行および第:	8. 2月. 1989 (08. 0 2図 (ファミリーなし)	66,67

国際調査報告

国際出願番号 PCT/JP97/02405

発明の属す	する分野の分類(国際特許分類(IPC))		
	H01L21/56, 21/60, 23/28	B29C43/18	
Int. Cl ⁶	H01L21/56, 21/60, 23/23	,	
調査を行	った 公野		
調査を行った最	小限資料(国際特許分類(IPC))		
	H01121/56, 21/60, 23/28	, B29C43/00	
Int. Cl	H011217 00, 207		
小眼資料以外	の資料で調査を行った分野に含まれるもの		
	転安小部 1926-1990年		
日本国公開	実用新案公報		
日本国宝殿日本国実用	新案登録公報 1996-1997年		
	月した電子データベース(データベースの名称、調	査に使用した用語)	
盟連する	ると認められる文献		関連する
用文献の	引用文献名 及び一部の箇所が関連するとき	は、その関連する箇所の表示	請求の範囲の番号
ラデゴリー*			18, 25, 43
x	JP, 6-151487, A (三菱電機株式会社	E) 31.5月.1994 (31.0)	18, 20, 4
A	JP, 6-151487, A (二変电吸杯の公司 5.94), 請求項1, 段落「0012」図1ま	SLUM (2) Co	1-3, 6, 9
Y			$\begin{array}{c} 12, 19, 26, \\ 26-28, \end{array}$
			30, 41, 4
			, 44, 57,
			66, 67
		─ パテントファミリーに関する	別紙を参照。
x C欄の網	売きにも文献が列挙されている。 		
* 引用文献	武のカテゴリー and the 大海を示す	の日の後に公表された文献 「T」国際出願日又は優先日後に公表	長された文献であっ
「A」特に関	WOA/ 関連のある文献ではなく、一般的技術水準を示す	て出顧と矛盾するものではな'	〈、光奶の赤生人 18
もの	文献ではあるが、国際出願日以後に公表されたも	みの四級のために引用するも(<i>7</i>)
•		「X」特に関連のある文献であって、 の新規性又は進歩性がないと	考えりれるもい
「L」優先	権主張に疑義を提起する文献又は他の文献の発行	rev. thiz 明油のある文献であって	、当該人脈と他の・
日若	しくは他の特別な理由を確立するために引用する (理由を付す)	▶の女献との、当薬者にとつ	て目的でのの神中
ra	アトス朋元 庙田 展示等に言及する人队	よって進歩性がないと考えら 「&」同一パテントファミリー文献	400 0 V
「P」国際	出願日前で、かつ優先権の主張の基礎となる出願	1&」同一ハテントンテニテー人間	
(=3 par 300 - 4).	ウフトを日	国際調査報告の発送日	10.97
国際調査を	完了した日 08.10.97	21.	10.31
		特許庁審査官(権限のある職員)	4E 75
国際調査機	関の名称及びあて先 大国株許庁(ISA/IP)	奥井 正樹	A L
	本国特許庁(ISA/JP) 郵便番号100		
1	宣言	電話番号 03-3581-110	

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP97/02405

Category*	Citation of document, with indication, where appropriate, of the relevant	T	
	Claim; Fig. 3 (Family: none)	passages	Relevant to claim No
X	JP, 5-175396, A (Fujitsu Ltd.), July 13, 1993 (13. 07. 93), Claim 1; Fig. 1 (Family: none)	-	65
Y	1		66, 67
	JP, 6-318609, A (Toshiba Corp.), November 15, 1994 (15. 11. 94), Claim; Fig. 1 (Family: none)		1-3, 6, 9-12, 30, 44, 66, 67
	JP, 6-29165, A (Nankai Rabah K.K.), February 4, 1994 (04. 02. 94), Claim 1; Figs. 1, 7 (Family: none)		25, 26
Y	JP, 54-111281, A (Mitsubishi Electric Cor August 31, 1979 (31. 08. 79), Claim 1; Fig. 2 (Family: none)	p.),	9, 10, 19
1	JP, 7-326850, A (Fujitsu Ltd.), December 12, 1995 (12. 12. 95), Claim 4; Par. No. (0024); Fig. 1 (Family:	none)	11
Y	JP, 7-321248, A (NEC Corp.), December 8, 1995 (08. 12. 95), Claim 1; Par. No. (0029); Fig. 1 & EP, 684642, A2		20, 41, 42
E	JP, 5-20921, A (Matsushita Electric Indust Co., Ltd.), January 29, 1993 (29. 01. 93), Par. Nos. (0004), (0005), (0016); Fig. 1 (Family: none)	rial	26
C	IP, 61-253826, A (Hitachi, Ltd.), November 9, 1976 (09. 11. 76), Claim 1; page 3, upper right column, line Nower left column, line 16; Fig. 2 Family: none)	7 to	27, 28
10	P, 5-175396, A (Fujitsu Ltd.), uly 13, 1993 (13. 07. 93), laim 1; Fig. 1 (Family: none)		66, 67
Pa	P, 1-37854, A (NEC Kyushu Co., Ltd.), ebruary 8, 1989 (08. 02. 89), age 1, left column, last line to right col ine 8; Fig. 2 (Family: none)	lumn,	66, 67

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP97/02405

<u> </u>	CLASSIFICATION C	F SUBJECT	MATTER
<i>n</i> .	Clambar		100

H01L21/56, 21/60, 23/28, B29C43/18 Int. Cl6

According to International Patent Classification (IPC) or to both national classification and IPC

FIELDS SEARCHED B.

Minimum documentation searched (classification system followed by classification symbols)

Int. Cl⁶ H01L21/56, 21/60, 23/28, B29C43/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan To.

Kokai Jitsuyo Shinan Koho 1971 - 1997 Koho 1996 - 19

Toroku Jitsúyo Shinan Koho

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

C. DOCU	MENTS CONSIDERED TO BE RELEVANT	Relevant to claim No.
Category*	Citation of document, with indication, where appropriate, of the relevant passages	18, 25, 43
X	<pre>JP, 6-151487, A (Mitsubishi Electric Corp.), May 31, 1994 (31. 05. 94), Claim 1; Par. No. (0012); Figs. 1, 4</pre>	
Y	(Family: none)	1-3, 6, 9-12 19, 20, 26-28 30, 41, 42, 44, 57, 66,
x	JP, 5-55278, A (Sony Corp.), March 5, 1993 (05. 03. 93), Par. Nos. (0006), (0009), (0012); Fig. 2	18, 43
Y	(Family: none)	1-3, 6, 11, 12, 19, 26-25 30, 57, 66, 67
x	JP, 60-130129, A (NEC Corp.), July 11, 1985 (11. 07. 85),	57

X Further documents are listed in the continuation of Box C.

See patent family annex.

Authorized officer

- Special categories of cited documents:
- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier document but published on or after the international filing date
- document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- document referring to an oral disclosure, use, exhibition or other
- document published prior to the international filing date but later than the priority date claimed
- later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
- "&" document member of the same patent family

Date of the actual completion of the international search October 8, 1997 (08. 10. 97) Date of mailing of the international search report October 21, 1997 (21. 10. 97)

Name and mailing address of the ISA/

Japanese Patent Office Telephone No.

Facsimile No. Form PCT/ISA/210 (second sheet) (July 1992)

		•
•		
		•
		•

図 176





図 177



			Ĺ
			•
		å	v
			•
			•

図 173




図 174






図 175




1 3 0 / 1 3 1

•			
-			
•			

図 171





1 2 9 / 1 3 1

		•
		-
		~
		-
		•




図 169





図 170



1 2 8 / 1 3 1

		•
		•




図 166




図 167

